IP供应商提供类似asic的服务意味着什么
作者:Manmeet Walia, Synopsys Solutions Group产品营销总监
在你的家、汽车、医生和工作场所之间——从你的在线帖子到你的购物——数据是让现代生活更容易的磨料。事实上，对数据的需求是无止境的。随着物联网、分析、机器学习等的发展，数据只会变得越来越大、越来越复杂。驱动这一切的引擎是半导体。为了满足新的技术要求，以更快的速度提供更多的数据，降低功耗和延迟，基本的SoC设计范式必须改变。摩尔定律正在逐渐过时，因为我们正在接近制造业的天花板:在越来越小的芯片上安装更多的晶体管是不可能的。这意味着，这种性能提升必须通过半导体创新的新时代才能实现。
今天的创新带来了比以往任何时候都更大、更复杂的SoC设计，带来了固有的集成挑战。这意味着用于芯片设计非差异化方面的标准半导体IP块比过去更少的即插即用。这种芯片设计过程中的新摩擦会消耗你的资源、时间和金钱。但是，如果独立IP块在关键应用程序中提供了全面的IP解决方案，简化了从芯片到电路板的集成路径呢?如果您的半导体IP供应商像ASIC供应商一样提供更多的解决方案会怎样?
ASIC模式在IP中的应用案例
在无晶圆厂半导体设计中，您可以做出的最大决定之一是使用客户拥有的模具(COT)模型还是外包给ASIC供应商。COT模型可以具有DIY成本优势，但前提是芯片数量足够高，而且这还假设您有自己的后端团队和工具，以及操作和基础设施、代工关系和测试能力，以便将您的设计带到硅上。如果你没有达到更大的行业参与者的规模，这可能是一个问题。如果没有，你可能会选择ASIC供应商为你处理芯片开发和制造。虽然您放弃了一些自定义控制，但您承担的风险要低得多。您所需要做的就是将您的设计前端提供给您选择的ASIC供应商，然后等待您的芯片回来。
类似的、特定于应用程序的模型如何映射到设计的IP部分?虽然IP可能会提供标准功能，但将这些功能集成到高端设计中的过程根本就不是标准的。要使用IP，您必须处理设计组件部分中的不一致性，例如通道数量、时钟速度、I/ o的数量和类型等等。这些变量的差异因应用程序而异。
拥有一个特定于应用程序的、易于使用的IP块集成模型可以帮助您克服这些障碍。与ASIC模型类似，包含应用程序的整个解决方案的IP可以有效地交付更低的成本和风险，使用更少的资源，并缩短上市时间。
大多数应用程序都需要不同的自定义。一个很好的例子是PCI Express®(PCIe®)接口，其中功率、性能、面积和延迟(PPA&L)的权衡可能会根据应用程序是高性能计算(HPC)、存储、汽车、移动或其他应用程序而显著不同。例如，如果PCIe IP进入服务器内部，它需要高性能来弥合芯片之间的距离——多达12到14英寸。在这个应用程序中，良好的性能优先于功率。但电池驱动的移动设备却不是这样，因为它需要低功耗状态，并且可以为此牺牲性能。
Synopsys已经构建了超越区块本身的IP，为不同的应用场景提供了完整的解决方案。这些解决方案解决了应用程序的需求，无论是在不同的特性、技术PPA&L方面的差异，还是客户特定的定制，包括金属堆栈、间距或其他独特的需求。
5个步骤来满足您的特定应用程序的需求
Synopsys是唯一一家具备这种规模和基础设施的IP公司，可以以这种方式满足您的需求。我们采用五步方法:
- 成熟度和投资组合:我们拥有丰富的高质量知识产权。例如，一个HPC SoC可能使用5或6个不同的IP块:以太网、PCIe、内存接口、die-to-die、安全性等等。我们对所有这些产品都有一致的用户体验，包括支持、集成、可用性等，以及与晶圆代工厂的牢固关系，以运行测试芯片，我们在其中描述测试芯片并为您运行。
- PPA&L:我们有针对各种技术需求进行优化的多代架构，这些技术需求因应用程序而异，无论是功率、性能、面积还是延迟。
- 完整的解决方案:我们不只是简单地提供IP块，例如，PHY或控制器。我们可以为整个子系统提供完整的预验证解决方案，使接口IP为PPA&L进行即插即用优化。
- 集成和支持:我们为您提供构建和测试系统的经验，以附带和支持的形式提供良好设计的配方，以便您的集成从一开始就能正常工作。附属品可以包括路由可行性研究、封装衬底指南、信号和功率完整性模型以及串扰分析。
- 生态系统:我们的长期合作关系包括一个完整的合作伙伴生态系统，如铸造厂，测试设备供应商，系统供应商，以及其他各种行业的经验丰富的参与者，从超大规模到边缘。我们在许多标准组织中发挥主导作用，经常帮助定义以太网、PCIe、UCIe、MIPI、USB等标准，因此您可以放心，我们的IP将符合关键规范，并帮助您实现成功的互操作性。我们与主要铸造厂密切合作，这使我们了解工艺几何以及这些几何是如何发展的。
交钥匙半导体IP解决方案复杂，先进的SoC设计
就像为ASIC供应商进行开发一样，Synopsys IP开发过程涉及大量的尽职调查:我们深刻理解设计挑战，因为我们在现实环境中复制大型SoC设计，并进行完整的集成练习，以提供完整的解决方案，以简化您的高级设计过程，并使您获得成功。
我们确保我们可以放置和路由我们自己的PHY, pc，或MAC IP，并在高速关闭计时。我们把我们的IP从模具，到封装基板，然后到板，以确保高速封装逃脱工作在最少的层数。我们模拟了一个拥有数百个车道的大型客户SoC，然后我们更深入地研究SoC，以理解交叉对话和IR下降。
我们从自己的经验中学习，然后通过一套完整的指导方针来传递这些知识。简单地选择IP，然后将函数的.gds文件接收到FTP站点的日子已经一去不复返了，让您自己完成艰难的集成工作。我们的指南告诉您如何将IP块放在一起，将它们集成到您的包中，并构建您的板。我们使您的设计生活更容易——更快地得到正确的设计——使您免于高度迭代的设计过程。
虽然我们无法复制的情况每一个我们从早期采用者那里学习，利用他们独特的经验和挑战。当我们与他们合作以简化设计过程时，我们同时建立了我们的图书馆，利用这些经验并将它们交叉授粉为您的成功秘诀。
支持你的知识、规模和关系
Synopsys在半导体设计领域无处不在，为我们提供了各种垂直市场的深厚市场知识，以及提供特定应用解决方案的规模和基础设施。由于我们在现实场景中对标准半导体IP进行定制，我们可以将我们的知识和经验以…的形式传递给您完整的IP解决方案这将减少上市时间、风险和成本。
欲进一步了解我们的知识产权解决方案，联系我们．
