全套Cadence数字、签收和自定义/模拟IC设计工具，加上针对TSMC WoW技术优化的先进IC封装设计和分析工具
加利福尼亚州圣何塞，2018年5月1日- Cadence设计系统公司(纳斯达克:CDNS)今天宣布其全套Cadence设计系统®数字、签收和自定义/模拟IC设计工具，以及先进的IC封装设计解决方案，支持新的台积电晶圆对晶圆(WoW)堆叠技术。
有关支持TSMC WoW技术的Cadence解决方案的更多信息，请访问www.cadence.com/go/wowcowosinfo．
支持WoW先进包装技术
Cadence提供流程、工具和方法，使台积电客户能够管理其芯片集成解决方案的顶层连接和验证，作为整体设计过程的一部分。
Cadence工具已经过优化，为在现有工具链中实现WoW芯片集成技术提供了完整的集成流程，如下所示:
- InnovusO实现系统:支持单个数据库顶模，包括前/后侧路由和后穿硅通(BTSV)支持，在多个骰子之间创建连接
- QuantusO提取解决方案:支持后端路由层，BTSV子电路替换和模对模接口耦合电容提取，实现骰子之间的电分析
- VoltusOIC电源完整性解决方案:提供芯片级功率图生成，支持多个芯片并发功率分析
- 颞部O计时签到解决方案:提供多骰子静态计时分析(STA)支持，允许检查跨越多个骰子的计时路径
- 物理验证系统(PVS):为带有BTSV的骰子提供设计规则检查(DRC)和布局与原理图(LVS)，接口对齐和连接检查，确保两个骰子正确连接
- 艺术大师®平台:包括通过Virtuoso增量技术数据库(ITDB)在现有PDK上放置凹凸和对齐的功能，在多个骰子之间创建连接
- OrbitIOO互连设计器:提供接口连接性、设备扁平化、端口连接性和可配置的模块定义，以管理顶级连接性，实现统一的模具互连和对齐规划
- SigrityOPowerSI®3D-EM提取选项:提供组合模具和中间体的电气建模，验证功率和地面分布对多个骰子是足够的
- Sigrity PowerDCO技术:具有中间体和模具分析功能的热分析解决方案，允许与Voltus IC电源完整性解决方案进行联合模拟，能够将温度纳入多个模具的并发电迁移分析
- Sigrity XcitePIO提取:提供准确的间置层互连模型提取，能够验证高速信号在时域和频域的传播
- Sigrity SystemSIO技术:自动构建完整的基于模型的互连拓扑，用于驱动同步开关噪声(SSN/SSO)分析，以实现简明的眼图验证
“新的WoW参考流程补充了我们已经建立的InFO和CoWoS®芯片集成解决方案，让客户更灵活地使用先进的封装技术，”台积电设计基础设施营销部门高级总监Suk Lee表示。Cadence对我们包装技术的大力支持有助于我们的共同客户实现我们的解决方案所提供的好处。”
Cadence定制IC和PCB集团高级副总裁兼总经理Tom Beckley表示:“Cadence在支持台积电解决方案方面有着丰富的历史，我们对台积电WoW技术的支持让设计工程师能够部署最新的封装技术，从而更快地进入市场。”“我们对台积电先进封装技术的持续支持也突显了我们与台积电的密切合作关系，我们致力于确保客户能够获得所有最新的技术，以实现他们的设计目标。”
关于节奏
Cadence使电子系统和半导体公司能够创造出正在改变人们生活、工作和娱乐方式的创新终端产品。客户使用Cadence软件、硬件和半导体IP更快地将产品推向市场。该公司的系统设计支持战略帮助客户在移动、消费、云数据中心、汽车、航空航天、物联网、工业和其他细分市场开发差异化产品——从芯片到板到系统。Cadence被《财富》杂志评为最适合工作的100家公司之一。欲知详情，请浏览cadence.com．
©2018 Cadence设计系统公司。版权所有。Cadence、Cadence标志和www.cadence.com/go/trademarks上的其他Cadence标志均为Cadence Design Systems, Inc.的商标或注册商标。
媒体联系人:
Cadence设计系统有限公司
安德里亚·休斯
电话:+49 (0)89 4563 1726
电子邮件:ahuse@cadence.com
Publitek
奥利弗·戴维斯/珍妮丝·芬顿
电话:+44 (0)1225 470000
电子邮件:oliver.davies@publitek.com
janice.fenton@publitek.com
