芯片新系统:从智能到更智能
可以制造自动驾驶汽车的先进机器人。人道主义制图，解决环境不公正、侵犯人权和全球流行病的影响。糖尿病视网膜病变筛查的数字图像。正如这些例子所示，我们已经足够聪明了，但我们如何才能变得更聪明，进一步提高我们的效率和生活质量呢?
基于人工智能(AI)的技术正在迅速发展，将机器学习(ML)推向最小的设备——许多进步甚至在几十年前都无法想象。但进步不会停滞不前;设备制造商、数据中心所有者以及大量试图实现未来的创造者都要求在计算性能上实现飞跃。问题是:今天的筹码能胜任吗?
要回答这个问题，只需看看电子设计自动化(EDA)行业内部发生了什么。这是一个响亮的“是的!”然而，尽管工程创造力为生活带来了一系列令人难以置信的转型可能性，但EDA专家们正在幕后疯狂工作，以克服重大技术挑战。在这篇博客文章中，我将概述半导体和系统设计行业在未来十年继续推动创新需要做些什么。
人工智能推动对新芯片架构的需求
早在2012年，一个高端的，现货的桌面显卡可能拥有1.6万亿次浮点运算的计算能力，以加速卷积神经网络(cnn)，这正在进入业界的意识。现在，我们正在通过ML加速器和超级强大的AI处理器进入ExaFLOPS领域，这些处理器具有数十万个人工智能优化的核心，可以解决大型语言模型(LLMs)。这些非常大的变压器神经网络，涵盖了数千亿个参数，可以被训练来写文案、回答问题、翻译语言等等。它们还引发了对更多领域特定架构的需求，并强调了软件和硬件的联合优化对于交付可扩展的人工智能系统的未来至关重要。
事实上，考虑到ML模型的快速发展，底层硬件的显著改进是必要的。一代又一代，摩尔定律可靠地促进了性能的显著提高和功率的降低。但在人工智能时代，性能必须每六个月翻一番才能跟上步伐，摩尔定律已经落后了——尤其是在处理llm时。
随着工程师们努力从摩尔定律中获取更多利益，芯片设计行业遇到了多重障碍:
- 的处理墙，这阻碍了训练FLOPS的规模化
- 的内存墙，因为参数计数远远超过本地内存扩展
- 的带宽墙，因为硬件的发展远远超过内存和互连带宽
今天的趋势将我们引向明天的挑战和机遇。当我们接近十字线制造的极限时，随着成本的增加，密度扩展预计将放缓。从每产量成本的角度来看，转向更大的模具尺寸并不是答案。I/O限制是另一个绊脚石，近年来，在模对模互连方面只有适度的改进。然而，高密度集成和封装的进步，包括3d堆叠技术，正在帮助超越技术障碍，为新的硅到系统设计架构铺平道路，带领电子行业度过下一个十年的创新。
为什么芯片系统是答案
片上系统(SoC)需要向系统演进的芯片——即高度异构的多模系统。在人工智能工作负载时代，只有由数万亿埃级晶体管组成的高密度系统才能发挥作用。到2030年，计算密集型应用程序的典型系统将包括:多个芯片(有些堆叠在一起)、计算和内存都位于同一个包中。随着高级节点的每产量成本上升，该策略允许设计团队逐个子系统确定每个功能应利用哪些流程技术，以满足其整体系统性能和成本目标。
构建埃级、万亿级晶体管设计需要什么?在埃级别上，我们谈论的是工艺技术的复杂性，而万亿级别的参考涉及功能的规模。为了解决这两个问题，您首先需要重新考虑整个设计方法，以构建这样的系统，同时以更具成本效益和效率的方式提供最佳PPA。为了实现这一点，在单个模具层面和完整的多模具系统设计层面，你需要强大的、人工智能驱动的超融合技术。
虽然芯片设计的这种演变是由基于人工智能的应用程序以及超大规模数据中心和网络部门推动的，但很明显，人工智能本身的使用将在塑造这些多芯片系统的改进设计方法方面发挥不可或缺的作用。将先进的智能集成到设计和验证流程中正在迅速成为前进的方向。超融合设计的成功需要一个融合流程，融合从RTL到GDSII所需的所有步骤，并通过智能搜索空间优化和ml驱动的大数据设计分析进行增强。
解决系统复杂性的整体方法
从半导体领域的全球发展轨迹来看，很明显，多晶圆系统设计在未来几年将大幅增长。然而，设计多模具系统的过程目前是非常脱节的。为了实现系统设计的新时代，Synopsys正在进行重大投资multi-die技术．我们的全堆栈EDA方法具有集成的、可扩展的和灵活的解决方案，通过设计、分析和签名跨越架构探索，实现多模具/封装协同设计。我们用于测试、验证和硅生命周期管理的多芯片解决方案具有智能功能，可快速实现大规模设计，实现可靠、安全的操作。我们广泛的IP产品组合包括能够实现高带宽、低延迟连接的元素，将所有重要部件连接在一起。
由单片soc主导的半导体领域正在为万亿晶体管规模的设计让路。这些多模具系统的增加需要全面的探索，以及支持所有设计风格的能力和规模。当然，这是一个艰巨的任务，但像Synopsys这样的公司正准备完成这个任务，因为我们将继续帮助设计师定义和交付独特的、塑造市场的产品。
万一你错过了
从这些最近的博客文章中了解更多关于多模系统如何满足系统和扩展复杂性的需求:
