EEJournal

编辑的博客
现在就订阅

把它外

fpga是灵活的,你会认为你可以东西调试逻辑在内部调查,弄清楚发生了什么,当你有一个问题。

如果你一直关注,你会说,“是的,阿尔特拉SignalTap和Xilinx ChipScope多年来一直这样做。”

嗯,Springsoft刚刚宣布ProbeLink产品听起来非常相似。有什么不同吗?

主要的低级差异如下:

-跟踪数据存储芯片外板。这意味着它不使用片上内存存储痕迹,你可以存储更多的数据。

——控制卡,不是在FPGA内部,也释放FPGA逻辑。

——你可以做多个FPGA: SignalTap和ChipScope解决方案只工作在一个FPGA。

这个想法是能够做更多更快地调试。假设你的原型覆盖多个FPGA,很缓慢,必须重新编译整个设计为每个不同的调试测试你想做的事。ProbeLink提供成千上万的信号没有重新编译。

的方法之一,它是通过使用一个100 - MHz采样时钟(只要原型系统时钟小于50 MHz), time-domain-multiplexing sixteen-pin接口的信号:信号实际上是遍历800 MHz的电缆。

他们也利用Xilinx的生态功能让你调查不同的信号没有完全重新编译。

提出一个观点:在这个时候,他们只Xilinx的支持。阿尔特拉的支持将是很快,但是生态的事情是他们与阿尔特拉只在“讨论”。所以,就目前而言,这是一个Xilinx-specific特性。

与威尔第ProbeLink紧密集成可视化结果。

更多的细节在释放

留下一个回复

有特色的博客
2023年6月8日
EdgeQ的愿景是创建大与小的筹码。他们民主化5克在一个开放的模式,他们的客户可以访问,定制和部署5 g完全通过软件。当前的任务是加速云迁移到最接近的效果……
2023年6月8日
学习我们的EDA工具加速5 g SoC设计客户Viettel 5 g基站芯片设计和驱动5 g推出在越南。后客户关注的焦点:Viettel加速其前5 g SoC设计Synopsys对此ASIP设计第一次出现在新H……
2023年6月2日
我刚听到的东西真的给了我一定的思考时间,死亡的事实,每个人都经历两种形式(如果让我选择,我宁愿没有经验甚至)....

有特色的视频

自动生成、预算和优化UPF值与Synopsys对此威尔第趟车师

Synopsys对此

学习翻译高级权力意图从CSV消耗品UPF值在一个典型的ASIC设计流程使用威尔第UPF值建筑师。权力架构师可以专注于效率的意图,而不是担心语法和UPF值语义。

了解更多关于Synopsys对此“节能soc的解决方案

了纸

EC解决技术简单

节奏设计系统

的节奏®摄氏™EC解决支持电子系统设计师最具挑战性的热管理/电子冷却问题迅速和准确。利用强大的计算引擎和网格技术,设计者可以模型和分析流体流动和传热的即使是最复杂的电子系统,确保电子冷却系统是可靠的。

点击阅读更多

以注入式教学法亚博里的电子竞技

机器预后健康管理/预见性维护解决方案
预测健康管理,也被称为预测性维护,我们的工业生态系统是一个重要的组成部分。注入式教学法在这节课中,阿米莉亚道尔顿亚博里的电子竞技聊天与埃里克•王Advantech角色数据采集,数据处理和人工智能在预测健康管理,构建这些类型的系统的挑战,和什么样的预测性维护解决方案是最适合你的下一个设计。
2022年8月18日,
34784的浏览量
Baidu