EEJournal

编辑的博客
现在就订阅

连接数字域和自定义域

数字和定制(主要是指模拟)设计领域长期以来一直顽固地分开。这在过去是有道理的:数字流被用于逻辑芯片;自定义流程要么用于手工制作的处理器,要么用于fpga和内存等高度重复的电路,要么用于模拟芯片。你用一个流程设计了整个芯片,所以有两个域并不重要。

流的不同或多或少归结为一个词:综合。逻辑可以合成和自动放置和路由;定制电路则不行。或者,有意地,不是。

但是现在的芯片并没有那么整齐。模拟芯片现在需要数字控制。大型SoC芯片需要模拟内容。但这两种流程并不能很好地协同工作。您最终不得不进行两个部分的设计,然后来回导入和导出数据。问题是,除了基本的设计数据之外,还有许多元数据:对放置和路由的约束和手动编辑。这些在转移过程中容易丢失。

因此,Synopsys最近宣布对这一过程进行改进。它提供了无缝的、无损的信息在域之间来回传输。这将确保所有元数据都包含在导入/导出中。

它不做的是把定义域合并为一个。Synopsys表示,这两种设计风格的差异足以保证不同的优化数据库。(有些东西告诉我,根据需求,设计一个优化的组合数据库模式是可能的,尽管创建和迁移可能需要做很多工作……)

但我认为真正的问题是:数字方面是在一个专有的数据库上——这对把客户留在Synopsys阵营很有用。自定义端位于开放数据库中:用于抽走了Cadence用户.要实现这些战略目标,可能需要的不仅仅是易用性……

更多信息请浏览新闻稿...

留下回复

有特色的博客
2022年12月14日
随着每一个新的工艺节点的出现,都需要更复杂的要求来确保硅的工作。……
2022年12月14日
快到新年了,像往常一样,CES(以前被称为消费电子展,但现在只叫它的首字母)将于1月5日至8日周四举行。Cadence将于1月5日至7日在那里。星期四的营业时间是上午10点到下午6点,上午9点到下午6点。
2022年12月13日
我们将分享数字化存储芯片设计和验证节省时间的四种方法,并探索先进存储设备的关键芯片设计和验证工具。数字技术可以加速内存设计和验证的4种方法首先出现在从…
2022年12月8日
这个世界准备好迎接下一个封装的变形了吗?

有特色的视频

演示:PCIe Gen5 x16运行在VectorPath加速卡上

Achronix

Achronix工程师展示了如何使用Speedster7t FPGA将VectorPath加速卡连接到PCIe Gen5 x16主机,并通过全芯片二维片上网络(NoC)读取/写入GDDR6内存。NoC将数据从任何高速接口以2GHz的速度路由到FPGA内部的核心结构,而不消耗任何FPGA逻辑资源。

点击这里观看更多来自Achronix的视频

特色粉笔谈话亚博里的电子竞技

电流感应电阻- WFC和WFCP系列

逮老鼠的电子产品而且威世

如果您正在从事电信、消费或工业设计,电流传感电阻可以为您提供检测电流并将其转换为电压的好方法。在这一集粉笔谈话中,Amelia Da亚博里的电子竞技lton与来自Vishay的Clinton Stiffler聊天,讨论Vishay的WFC和WFCP电流感应电阻的内容,位置和方式。他们研究了这些电流感应电阻是如何构造的,这些电流感应电阻的倒装芯片设计如何与其他芯片电阻相比降低TCR,以及如何开始在您的下一个设计中使用Vishay电流感应电阻。

点击这里了解更多关于Vishay / Dale WFC/WFCP金属箔电流感应电阻的信息

Baidu