EEJournal

编辑的博客
现在就订阅

新的流程建模机制

仿真就是使用尽可能简单的建模技术,以提供足够的精度使结果有用。简单通常可以加速模拟,并且在许多情况下,首先使问题易于处理。

但是在某些时候,建模抽象所隐藏的不必要的细节就变得必要了。在这个阶段,如果你幸运的话,你可以调整你的建模技术来考虑现在重要的效果。但最终你可能不得不采取一种新的方法。

这就是考凡特的特定过程所发生的SEMulator3D工具模型。他们的体素方法仍然适用于大多数工艺,但不能捕捉多蚀刻和选择性外延工艺的所有细微差别。例如,在多蚀刻中,多个材料在一个步骤中被蚀刻,垂直蚀刻率对体素很好,但它们不能捕获横向偏差。对于选择性外延,晶体取向会影响生长速率;同样,这不能很好地用体素建模。

所以他们增加了一个“表面进化”选项——一种完全不同的数学方法来建模这些过程。它处理多重蚀刻,改进了他们去年引入的外延建模,还引入了再沉积(蚀刻导致蚀刻材料在其他地方沉积,特别是用于侧壁)和溅射。

他们还引入了虚拟计量功能,反映了通常内置在物理制造线上的在线工艺计量。这允许在模拟过程中监测关键参数,就像在真实晶圆厂中实际在物理晶圆上进行模拟实验一样。

你可以找到更多关于最新的SEMulator3D版本,他们说这是他们做过的最大的版本,在他们的公告

留下回复

有特色的博客
2022年12月16日
RF团队“μWaveRiders”博客系列是一个Cadence AWR RF产品的展示。每个月的主题将不同于Cadence AWR设计环境发布的亮点、专题视频和焦点,以及软件技巧、技巧和定制。订阅接收…
2022年12月15日
看完这个视频后,我非常想创建我自己的电磁/水浴相控阵实现....
2022年12月15日
探索高性能计算的关键组件,并学习如何在HPC集群和系统中设计可靠性、可用性和可服务性(RAS)。关于高性能计算机的可靠性,可用性和可服务性,你需要知道什么…
2022年12月14日
随着每一个新的工艺节点的出现,都需要更复杂的要求来确保硅的工作。……

有特色的视频

演示:PCIe Gen5 x16运行在VectorPath加速卡上

Achronix

Achronix工程师展示了如何使用Speedster7t FPGA将VectorPath加速卡连接到PCIe Gen5 x16主机,并通过全芯片二维片上网络(NoC)读取/写入GDDR6内存。NoC将数据从任何高速接口以2GHz的速度路由到FPGA内部的核心结构,而不消耗任何FPGA逻辑资源。

点击这里观看更多来自Achronix的视频

特色粉笔谈话亚博里的电子竞技

快速连接物联网

逮老鼠的电子产品而且瑞萨

快速原型是让你的下一个物联网设计进入现实世界的重要的第一个元素。在本集Chalk Talk中,来自瑞萨亚博里的电子竞技的Brad Rex和Amelia Dalton研究了瑞萨新的快速连接物联网开盒解决方案,该解决方案将定义良好的API和中间件与经过认证的模块解决方案相结合,使快速原型设计比以往任何时候都更快、更容易。他们还研究了快速连接物联网集成软件如何帮助mcu、传感器和连接设备有效通信,以及如何开始使用快速连接物联网进行下一个物联网设计。

点击此处了解有关瑞萨电子快速连接物联网的更多信息

Baidu