介绍

伽利略Avionica需要一个易于使用的VME总线监视器,可以由硬件和软件工程师VME-based项目。使用VME插件板和一个Altera FPGA嵌入式DiaLite从Temento虚拟仪器系统,和一个TCL / TK-based定制的人机界面,一个创新的解决方案是精心设计,让简单,多用VME总线由工程师的分析从不同学科广泛不同的经验和专业知识水平。

这篇文章描述了如何DiaLite仪表(DLI)被用来构建一个自定义工具利用能力驱动DiaLite通过TCL脚本。此功能允许Gallileo Avionica使用DiaLite服务器引擎的总线监视器与特定的人类与TCL / TK接口开发。这个接口提供了交互适应特定用户的语言和技能水平。我们将展示如何构建嵌入式VME总线监控的接口可以为软件工程师或硬件工程师。监视器将允许终端用户描述触发和公共汽车的展示活动根据他自己的VME总线的概念,行为不理解的概念,如硬件描述语言(VHDL)代码,这可能不是在他的专业领域。

关键问题

我们的目标是缓解co-debug活动通过提供一个工具,可以用于VME-based设备硬件和软件工程师,他们两人的简单的显示。从硬件的角度来看,所有必需的记录和触发可以通过使用DLI,但物理测试策略的定义既不简单,也为软件用户直观。所有基本仪器以及仪表水龙头(TAPI)控制器存在于DLI,这个例子利用他们的性能。使用这种方法,组装的VME监控描述一次使用一个图形化的工具,然后保存为一个项目。实现对终端用户隐藏的复杂性为他提供一个特定的接口编写的TCL / TK。根据这个基本的定义,建立了两种观测模式。首先是用来记录车上的电子信号出现后触发信号边缘或模式。第二个是用来记录和列表VME总线传输事务触发后数据或地址范围。为了完全跟踪VME总线事务,添加了一个时间的计算,利用over-sampling DiaLite的能力。这在电子接口提供断言检查功能和性能分析能力在软件界面通过测量基本事务持续时间。 This tool was required to fit within one FPGA device and needed to be accessible via a simple JTAG BUS.

图1所示。系统实现

监测仪器的方法

包含一个FPGA板插在VME总线主机监控。FPGA的工作是阅读所有有趣的信号实时观察。FPGA模块包含DLIIP signal-oriented收购和面向事务的收购。DLI服务器与董事会通过一个专门的JTAG端口。它也负责管理IP模块。TCL脚本从DLI服务器提取数据显示。如图1所示的方法。

FPGA配置描述了使用硬件描述语言(VHDL)。顶层实体包含所有VME观察信号。顶层架构包含小流程示例观察信号,创建启用信号根据VME DLI仪器所使用的信号瞬变,或计算时间的持续时间。

图2。VME总线监控图形用户界面

图形用户界面

DLI后是一个完全交付的TCL脚本工具命令,DLI可以用TCL / TK GUI界面的。伽利略Avionica Temento系统开发的应用程序是使用这个特性充分发展。在图2中描述的客户机GUI将TCL命令发送到DLI通过DCOM服务器。

从菜单中选择硬件采集(HW_Acquisition按钮)或软件收购(SW_Acquisition按钮),用户可以访问的参数对话框窗口配置仪器模块(发送适当的TCL命令DLI引擎)。

面向信号的采集模式

这种模式的总线监控是hardware-debug-oriented收购。收购的结果由记录采样VME信号触发事件后发生。触发事件发生可能是边缘,边缘序列模式,模式序列,边缘和模式,边缘和模式前T马克斯,边缘和模式T分钟后触发。signal-oriented收购是基于一个小基本模块(EM)包括5 DLI仪器。这个模块如图3所示。

图3。模式和边缘检测器模块

2逻辑方程的EM是由模块(氨基酸),2并行触发(PTs)和一个串行触发(ST)。LEM允许我们选择探测器——边缘或要使用的模式。登月舱第二个允许我们尽快开始收购之前他们或外部信号(例如逻辑分析仪输出)启用。两种乐器- PT和ST结合触发边缘。工党作为多路复用器选择一个观察VME信号。圣然后根据这个信号触发转换。另一个PT读取所有观察到的VME信号触发根据他们的模式。伽利略Avionica Temento系统开发的应用程序级联5 EMs序列检测5边缘或模式。最后他们阶段修改添加一些特定的功能,如边缘和模式,优势和模式之前T马克斯,边缘和模式T分钟后触发。要做到这一点,我们将3信号添加到PT用作模式检测器。 The first one indicates when the min time is reached, the second one reports when the max time is reached, and the third indicates when an edge is detected. A History Register (HR) module is connected to the last EM output to record VME signals. So, once the expected pattern and/or edge are detected, a message is displayed in the console window, and a waveform viewer appears where a vertical marker shows the trigger event (see Figure 4).

图4。波形查看器边缘触发后输出

面向事务的收购模式

面向事务的收购模式的监控是用于软件调试。收购的结果由一系列VME总线操作触发事件发生后。操作可能会读、写读/修改/写(RMX),读取块传输(BLT),写块传输(BLT),地址(ADO)和中断承认周期。只有3仪器(cf。图5)实现面向事务的收购。

图5。面向事务的采集模块

LEM用作的PT启用。这是上启用VME DTACK或BERR信号的下降沿。PT触发两个礼仪。一方面,PT承认事件地址、数据和主播放代码VME信号。另一方面,触发器是迫使BERR信号的下降沿。人力资源记录VME信号和持续时间。定义触发事件后,我们下载数据存储在人力资源输出文件的格式。输出文件格式描述在图6所示。

图6。输出文件格式

所有信息因此聚集为一个无缝软件调试。首先,我们看到了VME总线操作和处理的类型主表现:16日,24日,32岁的64位。第二,我们看到了地址和数据总线。第三,我们看到总线操作的索引。最后,我们看到的时钟周期数的操作(如果using100 MHz over-sampling时钟,这意味着x10 nS增量)。

结论

一个FPGA配备嵌入式调试模块如DLI技术可以用来建立一个强大的、具体的调试工具适应操作员接口。

驾驶DLI通过TCL脚本和使用TCL / TK专用的易于使用的界面,这个应用程序提供了触发和记录在VME总线信号就像伽利略Avionica指定。

这个应用程序调试VME总线事务由32个IP模块和已建成的项目合成一个独特的专用ALTERA FPGA (EP20K400)。实现统计数据总结在表1。

表1。实现统计数据

• 
• 
• 
• 
•