在90年代，很明显在十年内，爆炸门的数量将超过我们的设计能力。当时流行的辩论话题是如何使用“空白区域”。“空白”表示半导体器件上可用门的数量与我们使用当前方法可以成功正确设计的门的数量之间的差异。人们纷纷猜测，大量的RAM、巨大的IP块和片上系统集成将帮助我们填补一些空间，但总体问题仍然存在。
当fpga突然出现时，很少有人注意到它们正在悄悄地回答“空白”问题。通过为可编程性特权引入5-10倍的面积惩罚，fpga通过为我们提供更安全、更实用、更通用的实现结构，使整个问题再次落到实处，不幸的是，这也倒退到了摩尔定律的轨道上。突然之间，有了可编程逻辑设计，我们的老朋友电源、性能和价格又成了问题，我们再也不用担心“空白”了。相反，我们遇到了一个新问题:“差距”。
“间隙”是指FPGA和ASIC之间的区域。在“缺口”的FPGA方面，我们拥有上市时间、零NRE成本、灵活性、可升级性、低风险、廉价的设计工具以及许多其他好处。在ASIC方面，我们拥有FPGA无法复制的功率、性能、单价和功能。在这两者之间，对于许多许多应用程序来说，最佳点可能就是“间隙”。
今天，在“鸿沟”的每一边都有一场向中心的竞赛。双方的半导体供应商都在向这个最佳点努力，试图赢得利润丰厚的中间市场。由于基于单元的高端ASIC仅适用于心脏和钱包雄厚的人，而fpga仅适用于低产量和高功耗预算的人，因此需要一种比ASIC风险更低、上市时间更快、开发成本更低的替代方案;具有比fpga更高的性能、更低的单位成本和更高的密度。
 |
从ASIC方面，供应商已经创建了“结构化ASIC”技术(请，请不要指出这些是门阵列。每个人都知道栅极阵列早已失宠)。结构化ASIC设备看起来很像掩模编程的fpga。与基于小区的asic不同，它们是固定的架构，只有少量的定制层决定最终的个性化。与基于单元的专用集成电路相比，结构化专用集成电路具有更低的NRE、更快的上市速度、更容易和更低的设计风险。
在FPGA方面的“差距”有许多新技术。本周，Xilinx发布了他们即将推出的Virtex 4系列的细节，该系列的设计显然是为了在“缺口”上迈出重要一步。与竞争对手Altera的“HardCopy”(一种类似于结构化asic的方法，提供从FPGA的原型/早期生产到相同基本架构的掩模编程版本的成本降低和性能提高的平稳过渡)不同，Xilinx的Virtex 4系列，基于他们之前宣布的ASMBL架构，仍然是完全可编程的，以FPGA为核心。
随着fpga体积越来越大、速度越来越快、功能越来越强，供应商增加了越来越多的“标准”功能，以吸引各种应用。硬连线倍增器、块RAM、嵌入式处理器和千兆I/O都为某些设备增加了急需的功能，但也不必要地提高了其他设备的成本。随着供应商增加了更多种类和数量的嵌入式功能，他们转向了对所有人都可用，但对任何人都不理想的设备。Virtex-4打破了这种模式。
Virtex-4的ASMBL架构的思想是为设备选择矩阵增加另一个维度。在过去，设计师可以选择更大或更小的部件，以及同一系列中的更快或更慢的部件。最大的部分拥有最多的高级功能，而较小的部分则减少了相同功能的部分。对于Virtex 4，方程式中增加了另一个轴。设计师现在可以选择更适合其应用的特殊功能的不同混合部件。最初的Virtex-4系列包括三个平台;Virtex-4 LX用于逻辑，Virtex-4 SX用于高性能信号处理，Virtex-4 FX用于嵌入式处理和高速串行连接。每个版本都有不同的特殊功能组合，并有不同的密度范围，以覆盖各种应用程序大小。
 |
调整功能组合将推动Xilinx进一步进入利润丰厚的“缺口”边缘。虽然Virtex-4仍然是一个FPGA，但选择适合您应用程序的特性组合的能力允许您使用更便宜的部件进入生产，同时仍然保留可重编程性。Xilinx首次宣布的ASMBL架构产生了一些困惑，但Virtex-4的细节旨在澄清这一点。甚至ASMBL首字母缩写词的含义也从“应用特定的…”调整为“高级硅模块化块”，以澄清这一事实，即该家族代表少量领域优化变体，而不是大量特定应用的变体。
|
对于Xilinx来说，选择特定的变体需要进行大量仔细的市场研究。分析了每个应用领域的设计，并采访了来自各种行业的客户，以计算所需的功能组合，如处理器、RAM、DSP块和I/ o。虽然许多应用程序可以在任何变体上实现，但在整体系统成本方面，一个版本通常会提供更有利的组合。
Virtex-4的设计从头开始，利用当前最先进的成本降低技术，包括90nm几何，300mm晶圆和倒装芯片封装。特别是，倒装芯片实现了Virtex-4基于列的特征架构，并消除了由于基于周长的I/O限制而对设备进行核心或I/O限制的要求。它还允许更好的功率和时钟分布，考虑到90nm的限制，这是成功的关键。
 |
使用基于列的体系结构和没有I/O环，放置的规则和约束发生了一些变化。考虑到Virtex-4设计的尺寸和复杂性，这可能会对高性能设计的时间封闭性提出一些挑战。Xilinx本周宣布收购Hier Design, Inc.，这暗示了他们解决安置和增量问题的策略。Hier Design的PlanAhead软件是一个asic强度的分层地板规划器，已经被许多Xilinx客户使用。虽然PlanAhead是当前Xilinx FPGA家族的资产，但考虑到Virtex-4的架构和密度，它可能是一个巨大的优势。
|
降低成本显然是优先考虑的，因为Virtex-4显然不是作为另一个原型平台而创建的。为了进一步降低设备的生产成本，Xilinx再次宣传其“EasyPath”计划，在该计划中，设备使用特定于应用程序的向量进行测试，并且只需要通过该设计所使用的资源。这使得不需要可重编程的设计的生产成本更低。
Virtex-4有软核和硬核处理器可供选择。MicroBlaze软处理器可用于任何变体，PowerPC硬核处理器包含在FX版本中。嵌入式处理器的使用不仅使Virtex-4成为一个可重构计算平台，而且使设计过程更加趋向于迭代、硬件在环设计和硬件和软件的分区。很快，降低风险、大幅缩短设计周期和零NRE的综合杠杆作用将使除最高容量、最高性能外的所有应用程序从基于小区的ASIC实现转向更灵活、更宽大的架构，如Virtex-4。
用于Virtex-4的工具已经被早期客户使用，他们正在尝试他们最喜欢的设计并验证流程。Xilinx表示，LX版本的工程样品将在2004年夏季推出，随后将推出SX和FX。目前尚未给出批量出货日期。
Virtex-4是一项雄心勃勃的事业，即使对行业领导者来说也是如此，因为它涉及到架构、工具、工艺和包装方面的全新和未经测试的创新。随着更多细节的发布，Virtex-4如何与其他选择相比较，不仅快速、低风险地将复杂、高性能的设计投入生产，而且比传统高端fpga的生产成本更低，这将是非常有趣的。
