亮点:

•为客户提供了首个具有大规模并行和分布式架构的全自动环境
•支持无限容量的设计优化和签收，提供夜间周转时间，同时显著降低设计功率
•云就绪解决方案推进了新兴设计领域，包括超大规模计算、5G通信、移动、汽车和网络

加利福尼亚州圣何塞10月11日消息——Cadence Design Systems, Inc.(纳斯达克代码:CDNS)今天宣布了新的Cadence®Certus™闭合解决方案，以解决日益增长的芯片级设计尺寸和复杂性挑战。Cadence Certus关闭解决方案环境自动化并加速了从几周到一夜的完整设计关闭周期——从注销优化到路由、静态时序分析(STA)和提取。该解决方案支持最大的芯片设计项目，具有无限的容量，同时与当前的方法和流程相比，大大提高了多达10倍的生产力。

Cadence Certus闭包解决方案缓解了开发当今新兴应用程序(如超大规模计算、5G通信、移动、汽车和网络)所带来的设计签到瓶颈和复杂性。在引入Cadence Certus闭合解决方案之前，全芯片闭合流程涉及从全芯片组装、静态时序分析、优化到100多个视图的繁琐流程，需要设计师花费数月时间才能完成。新的解决方案提供了一个完全自动化的环境，该环境是大规模分布的，可以实现卓越的优化和注销。这允许通过与Cadence的Innovus™实现系统和Tempus™定时签收解决方案共享的引擎进行并发的全芯片优化，消除了块所有者的迭代循环，同时使设计人员能够快速做出优化和签收决策。此外，与Cadence Cerebrus™智能芯片资源管理器相结合，设计人员可以体验到从块级到全芯片签收关闭的额外生产力改进。

Cadence Certus关闭解决方案为客户提供以下好处:
•创新的可扩展架构:Cadence Certus闭包解决方案的分布式分层优化和注销架构是云执行的理想选择，可在云和内部数据中心环境中运行
•增量签收:仅提供灵活的恢复和替换设计的更改部分，进一步加速最终签收
•提高工程生产效率:完全自动化的流程减少了跨多个团队进行多次冗长迭代的需求，提供了更快的上市时间
•SmartHub界面:增强的交互式GUI允许交叉探测详细的定时调试，以驱动最后一英里的设计关闭
•3D-IC设计效率:与Cadence Integrity™3D-IC解决方案紧密集成，允许用户在异构工艺模具之间关闭模具间路径

Cadence公司数字与签约集团高级副总裁兼总经理Chin-Chi Teng博士表示:“如今的设计团队每次迭代通常需要五到七天的时间来满足芯片级的签约时间和功耗要求，而以前的方法未能提供高效设计收尾所需的团队协作和用户体验。”“我们非常符合设计界的需求，随着新的Cadence Certus闭合解决方案的发布，我们为客户提供了一个新的芯片级优化和签名环境，可以在几小时内提供出色的PPA结果。有了这个新的Cadence解决方案，我们可以帮助客户实现生产力目标，并更快地将产品推向市场。”

Cadence Certus闭合解决方案支持公司的智能系统设计™战略，实现卓越的设计。如需更多信息，请访问www.cadence.com/go/certuspr．

客户支持
“我们必须按时交付高性能和低功耗的模拟和混合信号产品。当我们的工程团队不知疲倦地工作以满足客户的交付承诺时，完整的芯片级签收关闭是我们面临的最大瓶颈之一。通过Cadence Certus闭包解决方案，我们的工程团队可以通过其并发优化和注销功能体验一夜之间的全芯片级闭包，提高整体工程团队的生产力。该解决方案能够自动化整个优化和签收流程(sta、路由和提取)，使我们的工程团队能够大大提高设计成功率，实现高达5%的未开发功耗节省，并更快地推向市场。”

是。MaxLinear SoC设计与技术副总裁Paolo Miliozzi

“在当今动态设计环境中，我们需要自动化和健壮的收尾方法和工具来满足上市时间目标。使用Cadence Certus闭合解决方案，我们的工程团队观察到，与目前的方法相比，芯片级终止关闭的周转时间快了6倍，提高了整体生产力。在这次成功之后，我们计划采用该解决方案开发我们的最新设计。”

-Yukio Minoda, Renesas共享研发EDA事业部数字设计技术部高级首席工程师

关于节奏
Cadence是电子系统设计领域的关键领导者，拥有30多年的计算软件专业知识。该公司应用其底层智能系统设计策略，提供软件、硬件和IP，将设计概念变为现实。Cadence的客户是世界上最具创新精神的公司，为最具活力的市场应用提供卓越的电子产品，从芯片到电路板，到完整的系统，包括超大规模计算、5G通信、汽车、移动、航空航天、消费、工业和医疗保健。《财富》杂志连续八年将Cadence评为最适合工作的100家公司之一。欲知详情，请浏览cadence.com．

• 
• 
• 
• 
•