加利福尼亚州圣克拉拉，2011年8月26日Calypto设计系统今天宣布从Mentor Graphics Corporation (NASDAQ: MENT)手中收购Catapult C Synthesis。两种市场领先的电子系统级(ESL)产品，Catapult C Synthesis和Calypto SLEC system - hls验证工具的合并，将创建更好的集成ESL硬件实现流程，并加强公司与ESL技术领导者Mentor Graphics的合作关系。交易条款尚未披露。

“ESL合成为我们的设计社区提供了生产力的下一个巨大飞跃。就像几年前转向RTL一样，转向基于C和SystemC的更高级别的抽象提供了在更短的时间内获得更好质量结果的承诺。Calypto设计系统首席执行官Doug Aitelli表示:“通过在Calypto内部结合C合成、顺序验证和电源优化方面的市场领先产品，我们将成为唯一能够提供完全集成流程的公司，并实现ESL的承诺。”此外，我们仍然完全致力于现有的高水平合成合作伙伴关系和全行业的互操作性。”

GSEDA首席分析师Gary Smith表示:“这对Calypto来说是一笔大交易。“很明显，他们是ESL领域正在崛起的公司之一，如果他们能整合所有的部分，他们就有机会提供一个令人信服的、经过功耗优化的C to RTL流程。”

ESL方法允许设计人员在更高的抽象级别上工作，大大减少错误，并允许在速度和功率等关键属性上对集成电路(IC)进行更大的优化。为了采用ESL方法，设计人员需要确信工具在从较高抽象级别转换到较低抽象级别时不会引入错误。通常，设计人员使用广泛的RTL验证来确保没有引入错误。

SLEC System-HLS使用专利的顺序分析技术，通过C到RTL的形式等价性检查，独特地解决了这一挑战，创建了一个易于使用的综合和验证流环境。设计人员可以使用SLEC系统进行全面的功能验证?HLS正式验证SystemC ESL模型和RTL实现之间的等价性。这使得RTL验证速度提高了100倍，因为它不需要进行大量耗时的RTL模拟来验证RTL是否与C或SystemC源匹配。Calypto的SLEC System-HLS和Catapult C Synthesis之间的紧密集成将使设计人员有信心，他们用C或SystemC设计的IC就是用RTL交付的IC。

此外，PowerPro SoC功耗降低平台可以进行RTL级功耗优化。添加到Catapult C综合和SLEC System- hls硬件实现流程中，这允许设计师快速地从C和System C设计到功耗优化的RTL。

“我们仍然坚定地致力于ESL。Mentor Graphics的营销副总裁Brian Derrick说:“我们认为这笔交易是一种创新的方式，可以加速ESL方法的采用，加强我们与Calypto的合作关系，并补充我们在Vista产品主导的ESL虚拟原型环境上的持续投资。”“Calypto的顺序逻辑等效检查器是一项关键而独特的技术，可以使ESL得以采用。它与市场领先的Catapult C Synthesis产品和PowerPro SoC功耗降低平台的结合，应该会让设计人员有信心采用ESL方法，并享受更高抽象层次设计带来的显著好处。”

目前使用Mentor Graphics Catapult C Synthesis工具的客户将继续得到Mentor Graphics的支持。今后，任何新客户的销售和支持将由Calypto提供。

关于Calypto设计系统

Calypto设计系统， Inc.授权设计师创造高?高质量、低功耗的电子系统，提供最好的?类功率优化和功能验证软件，基于其专利的顺序分析技术。Calypto的客户包括全球财富500强企业，是Cadence Connections计划的成员，该计划是IEEE?SA、Synopsys SystemVerilog Catalyst计划、Mentor Graphics OpenDoor计划、Si2、ARM Connected Community，并且是Power Forward Initiative的积极参与者。Calypto在欧洲、印度、日本和北美设有办事处。欲知详情，请浏览:www.calypto.com．

• 
• 
• 
• 
•