这是一个可能的方法没有得到一份工作。比方说面试官问你手机内的事情。和你,有一个FPGA背景,表明有一些伟大的机会使用FPGA内部电话说。
嗯…你可能得到一个彬彬有礼,“这是有趣的…”,注意“FPGA家伙FPGA锤…和每个系统是他的指甲,即使它有一个飞利浦的头……”
没有人会把宝贝放在一边,没有人把fpga在手机或小的移动设备!为什么?一个叫…首先,他们是极大的。第二,他们会吸启动电池干的时候的事情。我的意思是,唯一的设备不太可能被认为是一个真正的交易,老式真空管。对吧?(虽然发烧友可能完全挖…)
不管怎么说,这是获得智慧。是的,你看不到很多FPGA,和大多数FPGA制造商甚至不要求被包括。lower-energy-expense餐有比那个猎杀。
但是面试官的判断可能有点皮疹:有一个公司已经偷偷fpga为移动设备:晶格。由于SiliconBlue收购。SiliconBlue积极追求手机的市场,推动他们的设备规格的芯片可行的(而不是试图东西现有设备到套接字)。实际上最近的另一个,QuickLogic:虽然不是销售明确作为一个FPGA,动力由FPGA内部结构。
FPGA内部是否可见有一个戏剧性的影响如何设计与设备,但我们会回到这个话题。现在,让我们关注的两大障碍大多数fpga在手机或小电池供电的设备:他们的权力需求和它们的大小。或许最重要的是,一个激励的应用程序。
权力占主导地位
权力是紧密连接到应用程序,晶格积极目标:传感器融合的时代”总是在”。我们知道节省电池的好方法是让手机睡觉。但在一个世界里上下文正变得越来越重要,手机必须睡觉睁一眼闭一眼,以便它可以监测环境的重大变化。如果眼睛永远是敞开的,那么它不能多能源的需求。
“多”是多少?QuickLogic说,总预算不间断的支持必须根据电池容量的1%,将其放置在5 - 10 mW。这帽子我们FPGA,理解,这将涉及到不仅仅是FPGA,它不会占用整个预算。
现在…在我们前进之前,要注意的是:多少功率给定传感器融合实现可能消耗取决于很多事情。微控制器是常用的,但是他们的时钟速度直接影响功率和运行代码的数量直接影响时钟速度。再一次,一个主题我们将返回。我的谨慎是简单的数字可能隐藏真实世界的复杂性,我们对数字进行比较。
具体来说,晶格有宣布一个新的iCE40家庭成员:iCE40LM。(他们还宣布iCE40LP红外处理、覆盖在这里)。iCE40LM作为目标传感器中心在手机。传感器的中心目的是将底层传感器管理从应用程序处理器(美联社);这样美联社可以睡眠,唤醒只有当传感器中心看到的东西它认为美联社会想知道。
使用美联社一切传感器将消耗大量的能量,因为你不能让去睡觉。格将这个数字在100 mW——远远超出了不间断的可接受性。Microcontroller-based传感器中心将在10兆瓦级别,再使用点阵的数字。iCE40LM,相比之下,低于1兆瓦。
他们还提出了这些数据的成本做的电池寿命不间断监视上下文。使用美联社将花费16.5小时。换句话说,你的电池会比现在早死16.5小时。的电池可能不会持续16.5小时,即使没有上下文意识,这显然是行不通的。字面上。它开始之前它死了。
他们把单片机成本在2.4小时。iCE40LM呢?0.2小时(约12分钟)。这似乎是一个相当温和的价格环境意识能给你买什么。
这种硬件解决方案的一个额外的好处是减少延迟。大多数传感器融合是实现为软件,所以它执行顺序。(不,没有人似乎采取了多核对于这个应用程序。然而。)例如,当轮询传感器,你让他们一次,以循环的方式。粗心地做,你可能会在分配读取传感器1的值一个;如果你等得太久到传感器3,那么它可能会从分配提供数据b。(我们会回到另一个话题。)
FPGA是所有硬件,硬件的伟大之处是它可以同时做很多事情。同时像抓住所有传感器输入(假设他们有独立的输入),甚至抓他们连续但并行处理他们。晶格宣称接近零延迟的传感器融合。
顺便说一下,甚至没有普遍共识是否试图拯救这里力量很重要。我跟Hillcrest Labs,他们建议所需能源的陀螺仪将沼泽单片机的力量。我在谈话中指出,有可能关闭陀螺,除非是绝对必要的,他们承认,但他们表示,可能有陀螺不能关闭应用程序,这将使整个权力的讨论毫无意义。相比之下,Kionix或多或少地表示,任何权力,可以保存会感兴趣的。
空间至关重要
尽管它可能与其中一个节省电力,还有空间的问题。手机是出了名的塞满了东西,添加另一个组件是巨大的障碍。所以唯一可以接受的FPGA将一个小——不,小- FPGA。
这引出了另一个角,点阵图庭:他们非常小的包的大小。他们声称,他们的知识,最小sensor-fusion-capable组件。是25-ball芯片级包(CSP)的1.71毫米平方,批判——只有0.45毫米厚。
他们说,整个厚度的预算,包括气隙热,是1毫米。我们通常不一样关注高度为我们所做的区域,但是,对于这个应用程序,所有的维度。消费不到一半的预算是一个相当大的交易。
他们的I / o包括RGB /领导的司机以及SPI和我2C接口。他们还生成轮询闪光灯(快速的和一个低功率缓慢)。
所有这些有关,当然,在一块板子上所需的空间。但内部空间呢?逻辑是在这里多少钱?最大的设备是一个3520 -逻辑元素(LE)设备,较小的一半——和一些弟兄。(你们熟悉fpga知道谨慎估计实际门时密度等价物…)的SPI和我2C接口使用的逻辑,所以他们不消耗莱斯。现在的问题是,多传感器融合,适应吗?
答案是:我真的不知道。传感器融合主要是做在软件领域中,所以没有证据估算有多少门所需的硬件实现。Hillcrest指出,它甚至不是简单的一个问题,因为答案将取决于执行的融合质量。
我问QuickLogic他们潜在的FPGA是多大,他们说1000年莱斯。这将使3520年莱斯似乎很多。然而,QuickLogic做了一些相当复杂的分区,使这项工作(另一件我们将返回)。用户晶格的设备,当然,做同样的事情,但它不是简单代码,并将它转换为盖茨。
我认为,一旦应用程序公开,晶格能(或应该好好)发布相对门数要求各种传感器中心功能或配置,包括性能质量结果(你可能有两个相同的功能的实现为低收入和高端的使用)。即便如此,那些把你如何混合和匹配功能可能或可能不容易。这是硬件设计,软件设计。
其他的考虑
假设3520年莱斯足以做一些有用的融合。这里我们有一个非常低功耗,极其微小的装置,似乎很适合传感器融合在电话设置。只是这么简单吗?
这里事情变得复杂。FPGA的主要好处之一是,它是可重复编程的。即使是在这个领域,如果你想做一个更新,您可以在新代码补丁,就像你可以用软件。但不是很像软件一样简单,因为软件可以添加的数量是有限的,只有可用的处理空间和你的内存占用。
原则上,更新用户的FPGA是容易的,但对于硬件设计师,它不会明显的更新将如何影响FPGA,直到他或她实际上。见鬼,仅仅改变变量类型可能突然打击一个应用的设备。
事实上,一个常见的方法使应用程序更适合攷虑升级是为了避免填充太满了。经验丰富的FPGA设计者知道保持逻辑利用率在70%左右,即使没有离开房间升级,确保地点和路线能成功。iCE40LM 4 k的设备,这将是超过2450莱斯。保持甚至低于这将使它更有可能,未来的变化仍将与设备。
这也影响ECOs:软件ECOs非常简单,预期。硬件ECOs预计但弃用。fpga使他们更容易比如果你变得after-silicon SoC生态,但你仍然要小心,这样在最后一分钟不要突然改变导致设计溢流可用逻辑或路由。和文化上,fpga设计在不同的仓库软件,这意味着一个生态推动从一个筒仓到另一个。肯定是可行的,但也容易糟蹋如果不用心地完成。
还有其他项目我们击中但递延:设计风格,对单片机的时间影响传感器中心,保持传感器时间一致,和分区。所有这些话题需要我们拉回,看一个更微妙的越来越多的传感器融合选项。讨论这个话题将需要远远超过你愿意忍受。因为我们知道你宁愿读两个短的文章比一个doubly-long文章。特别是如果你休息。(这里没有如今。)
我们将返回来讨论这个不久。这是一个比你想象的更复杂的场景。现在,让我们将你轻轻消化sub-1-W的含义,小小的fpga做你的融合。
更多信息:
格提出小,power-miserly fpga传感器融合在手机和其他移动设备。你怎么看这个?