EEJournal

亚搏体亚搏
现在就订阅
2015年7月3日

虚拟平台与你

基于虚拟平台的嵌入式软件开发
阿米莉亚·道尔顿

罗马当然不是一天建成的，你的下一个嵌入式软件项目也不是。在本周的Fish Fry中，我亚搏体亚搏们将与Simon Davidmann (Imperas首席执行官)一起仔细研究基于虚拟平台的嵌入式软件开发方法。Simon和我讨论了开放虚拟平台联盟的优势。以及虚拟平台如何加速你的设计过程。同样在本周，我们还将介绍Microchip Technology的一款新的双模式蓝牙4.0模块，它将帮助您更快地连接下一个物联网。


下载本集(右击并保存)

2015年7月10日的链接

更多关于Imperas的信息

更多关于开放虚拟平台联盟的信息

新一集粉笔话:亚博里的电子竞技发布RN4677蓝牙4.0双模式模块

留下回复

有特色的博客
按需网络研讨会:LMG Marin使用Fine Marine减少船舶设计的时间和成本
2022年12月21日
只需注册一次即可访问所有Cadence按需在线研讨会。LMG Marin是一家海军建筑设计和工程办公室，致力于商业船舶，如渡轮、油轮、拖船和双体船。CFD在他们的过程中扮演的角色已经大大增加了…
更多来自Cadence…
唵嘛呢叭咪吽!在全芯片实现之前清理空头
2022年12月20日
作者:James Paris和Armen Asatryan在实现过程中自动进行简短检查，让设计团队快速找到并修复这些错误... ...
更多来自西门子数字工业软件…
一年回顾:回顾2022年的关键技术进展和冒险
2022年12月20日
我们在Synopsys上回顾了2022年，包括基于云的芯片设计工具、机器学习和人工智能驱动的EDA解决方案、多模系统和安全接口IP。回顾一年:回顾2022年的关键技术进步和冒险，这篇文章首次出现在来自硅…
更多来自Synopsys…
哇!超级duper DIY声纳扫描仪
2022年12月15日
看完这个视频后，我非常想创建我自己的电磁/水浴相控阵实现....
更多来自Max's Cool Beans…

有特色的视频

演示:PCIe Gen5 x16运行在VectorPath加速卡上

由Achronix

Achronix工程师展示了如何使用Speedster7t FPGA将VectorPath加速卡连接到PCIe Gen5 x16主机，并通过全芯片二维片上网络(NoC)读取/写入GDDR6内存。NoC将数据从任何高速接口以2GHz的速度路由到FPGA内部的核心结构，而不消耗任何FPGA逻辑资源。

点击这里观看更多来自Achronix的视频

特色粉笔谈话亚博里的电子竞技

Chipageddon:正在发生什么，为什么会发生，什么时候会结束

由逮老鼠的电子产品而且数码网络

半导体是我们设计生活中不可或缺的一部分，但供应链问题继续困扰着我们的设计过程。在这期Chalk Talk节目中，来自亚博里的电子竞技Digi的Ronald Singh和Amelia Dalton调查了当今半导体供应链困境背后的各种原因。他们还仔细研究了模块上的系统方法如何帮助缓解这些问题，以及如何在下一次设计中应对这些挑战。

点击这里了解更多关于DIGI ConnectCore 8M Mini的信息
Baidu