加州山景城,2013年4月25日-
突出了
- 加快发展的特定于应用程序的处理器嵌入式视觉应用程序利用Synopsys对此®处理器设计师™工具集,添加处理器实例和设计方法
- 探索新的处理器架构适合嵌入式视觉需求在小时,而不是几周
- 系统启动时间减少个月pre-validated嵌入式视觉参考流Synopsys对此也许不久®fpga原型
Synopsys对此公司(纳斯达克:单核苷酸多态性),全球领导人提供软件、知识产权和服务用于加速创新在芯片和电子系统,今天宣布立即嵌入式视觉开发系统的可用性,一个集成解决方案的加速度设计处理器的嵌入式视觉基于Synopsys对此处理器设计工具集和Synopsys对此也许不久fpga原型系统。特定于应用程序的指令集处理器(asip)是至关重要的会议的功率效率要求soc (soc)支持高性能的嵌入式视觉应用,如高级驾驶员辅助系统(ADAS),增强现实(AR)、机器人、监视和姿态控制。新的Synopsys对此嵌入式视觉开发系统使设计者快速探索和优化处理器架构的力量和速度的最佳组合,并迅速实现也许不久fpga原型设计。
查看多媒体新闻稿,请到:
“嵌入式视觉使设计师添加视觉情报系统,使其更安全、更聪明和更具响应性的,”Jeff棺材说嵌入式视觉联盟的创始人www.Embedded-Vision.com)。“但嵌入式视觉运算和大多数应用程序的需求极端的成本和节能,同时也需要编程,以适应新的算法和新功能。定制的处理器如启用Synopsys对此嵌入式视觉开发系统经常产生最佳的混合性能,效率和灵活性。我赞赏Synopsys对此认识和支持嵌入式视觉日益增长的重要性。”
嵌入式视觉开发系统包括添加设计例子来帮助设计师快速实现一个ASIP优化来满足他们特定的SoC目标功耗和性能。它提供了一个现成的,修改基本处理器包括一个完整的C / c++编译器,它支持所有功能提供的OpenCV图书馆。执行的编译后的代码自动生成的指令集模拟器(ISS)很容易配置,明确识别可能出现的部分应用程序,它可以加速处理器体系结构的变化,包括内存访问、寄存器配置和指令集。与可配置处理器依赖于一个固定的管道和寄存器结构,这种方法删除从实现最大的权力,限制performance-optimized定制体系结构的应用程序。使用自动生成的软件工具,设计师轻松地重新编译和模拟C / c++程序,直到他们达到他们的设计目标。
ASIP处理器设计师生成优化的RTL,可以很容易地下载到一个也许不久fpga原型系统。设计师保存实现工作与一个易于使用的流从RTL代也许不久系统中实例化,使用相同的RTL从设计到验证。也许不久的原型让设计团队采用特定于应用程序的处理器将其他数字IP集成到SoC设计和连接的原型与相机等实际的I / O和内存来验证硬件软件集成。运行超过100倍的速度比cycle-accurate ISS-based模型,结合处理器设计师和也许不久的新综合设计和原型系统提供了一种高效的方法来改进和验证ASIP架构从项目到项目。
“许多类型的电子设备需要设计师来开发定制的处理器,以最有效地满足独特的性能目标,如大量的视觉数据的处理在嵌入式视觉系统,”约翰·Koeter说营销副总裁Synopsys对此IP和系统。“Synopsys对此嵌入式视觉开发系统,基于处理器也许不久fpga原型设计师和一个链接,可以节省几个月的工程工作结合软件和硬件工具,使设计师分析到达最好的处理器实现他们的特定的应用程序,然后快速原型整个SoC硬件/软件集成完成。”
可用性和资源
嵌入式视觉开发系统立即从Synopsys对此。
- 了解更多关于嵌入式视觉开发系统http://www.synopsys.com/PD
嵌入式视觉开发系统在嵌入式视觉峰会上2013年
Synopsys对此将展示嵌入式视觉开发系统在嵌入式视觉峰会在圣何塞,加州在2013年4月25日。更多信息:http://www.embedded-vision.com/embedded-vision-summit。
关于Synopsys对此
Synopsys对此公司(纳斯达克:SNPS)加速创新在全球电子市场。作为一个领导者在电子设计自动化(EDA)和半导体IP,它的软件,帮助工程师解决IP和服务设计、验证、系统和制造挑战。自1986年以来,世界各地的工程师已经使用Synopsys对此技术设计和创造数十亿的芯片和系统。学习更多在http://www.synopsys.com。