林利移动会议2015年,圣克拉拉,加州——4月22日,2015 - Arteris Inc .的发明家,只有供应商silicon-proven商业化network-on-chip (NoC)互连IP解决方案,今天宣布获得Arteris FlexNoC物理互连IP,一个突破,它加速了SoC (SoC)物理设计。
Arteris FlexNoC IP互连布局一直是友好的,因为Arteris NoC技术使用更少的电线,使细粒度流水线寄存器的位置几乎任何地方的互连,并允许分布式IP位置。这种技术提供了世界上最大的半导体设计团队的好处减少布线拥堵,减少硅面积、成本和能耗多年。
FlexNoC物理互连IP进一步增强了布局quality-of-results (QoR)和生产力通过导入用户定义和生产平面布置图,管道的自动配置来满足定时关闭约束和分离FlexNoC互连IP实例在物理层面,这样他们就可以独立于其余的SoC路由。
FlexNoC物理IP的好处包括:
- 减少或消除过度不具有迭代-解决时间关闭错误长路径,SoC设计师常常不得不遍历多个不运行,可以非常昂贵。优化NoC互连IP早期,完整的SoC不之前,减少定时关闭的可能性在布局问题。
- 消除试错时机与自动关闭管道配置——通过分析中的实际IP互连前端设计阶段和自动配置适当的管道阶段,芯片团队交给后端团队由设计网表,将关闭时间。
- 优化Quality-of-Results (QoR)- SoC团队经常过多的芯片前端阶段避免在后端时机问题。FlexNoC物理IP智能地估计和预测在前端阶段时机问题将发生在后台,让设计团队来实现所需的最小数量的管道阶段实现频率,同时尽量减少延迟和功耗。
- 分离FlexNoC互连物理IP从SoC的其余部分——FlexNoC物理提供了功能独立IP互连在物理层面一样,它允许这样的隔离在架构级别。用户现在可以生成互连平面布置图轮廓和治疗作为一个单独的IP互连是独立放置和路由本身。这种分离简化了布局的工作团队。
FlexNoC物理解决方案利用SoC互连的架构知识不仅加速时间关闭但也改善QoR通过使用更少的松弛时间见面,进一步减少了SoC芯片面积和提高性能。
要启用这种自动化,FlexNoC物理可以导入平面布置图(LEF / DEF格式)以及工艺技术信息。这种布局和处理信息是用来快速找到一个最佳的位置FlexNoC物理结构的IP组件的布局,并确定管道阶段必须使用最少的地区,而延迟。除了生成一个新的RTL实例添加管道阶段,出口FlexNoC物理位置信息physically-aware合成工具和地点和路线的工具。
“使用FlexNoC物理提供了两个有价值的好处:首先,它允许SoC架构师可视化物理意义的拓扑在设计周期的早期,第二,它可以帮助自动添加管道的RTL实现团队时间关闭,切个月复杂的SoC开发周期”k . Charles Janac说,总裁兼首席执行官Arteris。“我们正在帮助客户减少地点和路线循环通过提供他们的布局团队更好的起点数据。”
林利集团高级分析师迈克姆
“Arteris是解决一个重要的组后端技术问题,工作早在SoC设计流”迈克姆说,林利集团高级分析师。“FlexNoC物理IP有可能显著减少时机问题经历了在布局阶段,减少不具有迭代和工程变更订单(ECOs)和节省成本和进度的时间。”
副总裁Synopsys对此,毕扬Kiani营销、设计团队
“Arteris FlexNoC物理承诺改善布局生产力通过提供Synopsys对此工具,如设计编译器的图形和IC编译器二世与定时关闭信息和更精确的RTL数据改善,“说毕扬Kiani,营销副总裁,在Synopsys对此设计团队。“我们期待与客户共同工作来验证这些命题。”
可用性
Arteris FlexNoC物理可为早期访问客户今天。
关于Arteris
Arteris公司提供Network-on-Chip IP互连和工具来加速SoC半导体(SoC)组装为范围广泛的应用程序。快速半导体设计采用客户等三星,阿尔特拉,德州仪器公司导致Arteris是唯一半导体IP公司排名的公司。500年和500年德勤技术快速列出了在2012年和2013年。客户结果通过使用Arteris产品线包括低功率、更高的性能,更有效的设计重用和SoC发展更快,导致较低的开发和生产成本。可以找到更多的信息www.arteris.com。
