EEJournal

专题文章
现在就订阅

在DAC上很酷

什么是设计自动化的热点

我已经参加了41个年度设计自动化会议的一半以上。在这二十多年里,我注意到的一件事是DAC从设计流程的末尾开始,然后向前发展。从设计自动化的热门话题是用Calma系统取代胶带和玻璃开始,DAC的重点一直是最接近硅的主题。这反过来又为与会者定下了基调,因为DAC的内容从晶体管级别的实现细节推向了更高级别的设计抽象。

RTL之上的抽象层次的困难之处在于,它们需要新的、更多样化的受众。虽然从RTL开始,几乎所有实现结构的半导体设计流程都是相似的,并且对具有共同技能和专业知识的设计人员具有吸引力,但RTL之上的领域更加多样化和特定于领域。DSP设计人员需要一种从抽象(如MATLAB)到RTL的方法。嵌入式系统设计人员希望将C和c++代码划分为可以在多个处理器和硬件加速器上执行的软件和硬件线程。词汇表、设计语言和方法几乎和应用程序领域一样多。总的来说,在设计流程的这些上层工作的工具将由设计师使用,他们将完成的工作交给DAC与会者。

因此,看到更高层次的设计抽象成为今年DAC的最大主题之一是令人兴奋的。虽然RTL在过去几年一直是DAC的标准起点,但今年出现了增加抽象的显著趋势。随着嵌入式软处理器、dsp专用乘法器和MAC块的引入,fpga朝着更大的功能和灵活性发展,可编程逻辑可能成为来自不同背景的新应用程序开发人员的硬件设计门户。这次DAC表明,即使这些人不来参加这个特别的贸易展,他们的工具也会在他们到达时等着他们。

由于通常有很多关于大型EDA供应商在DAC上所做的报道,我们认为我们应该看看展会中间的一些更前卫的产品。下面是我们看到的在FPGA和可编程逻辑中可能会很有趣和适用的东西。

高层设计层级的领导者是资深的Celoxica。Celoxica有针对嵌入式系统设计人员的解决方案,并且认识到客户的软件偏向背景以及从虚拟原型转向硬件在环(HIL)设计方法的新兴趋势。Celoxica现在是C软件综合领域的资深人士,在DAC上吹捧其新的SystemC支持。Celoxica还机敏地提供硬件开发板以及他们的解决方案,这表明他们意识到基于硬件的设计和调试的新兴趋势,他们希望为客户提供一个不缺少主要组件的交钥匙设计解决方案。

对于嵌入式处理领域来说,较新的是CriticalBlue,它的Cascade工具采用生成优化的协处理器作为加速器的方法。Cascade分析应用程序的一部分中使用的指令,并生成一个优化的协处理器,以有效地执行这些指令。该工具为协处理器生成可合成的RTL,可由Synplicity的Synplify Pro和Synplify ASIC等下游工具合成,并与Cadence的inctive功能验证平台兼容。

针对DSP委托的是AccelChip和最近的Synplicity。正如我们在以前的文章中讨论过的,这两家公司都为寻求硬件加速的DSP设计人员提供了解决方案。以AccelChip为例,流程从MATLAB的M语言开始,然后转移到硅。Synplicity最新发布的Synplify-DSP产品在此过程中比MathWorks的Simulink晚一步开始。AccelChip的方法是为您完成浮点到定点的转换,并自动合成优化的数据路径。Synplicity的解决方案是基于使用MathWorks的Simulink工具中的一组预先配置的块,然后用Synplicity生成用于合成的RTL。这两种工具都旨在显著缩短传统DSP设计人员从现成DSP处理器到定制硬件的学习曲线。这是一个需要解决的关键问题,因为设计复杂性障碍是唯一将DSP设计师与fpga的性能、成本和功耗改进区分开来的因素。

正如我们在之前的“Catapult C”文章中所讨论的,Mentor Graphics在DAC上受到了来自尝试算法设计理念的设计师的客户推荐。Mentor声称,在真正的算法级别上进行设计(使用不计时的C或c++源代码),使设计人员能够在承诺RTL表示之前灵活地进行强大的架构权衡。

Bluespec也加入了更高抽象层次,他们宣布了用于ASIC和FPGA高级设计的基于systemverilog的工具。bluspec从高级语言模型开始工作,为系统验证提供周期精确的C,为综合和实现提供RTL。bluspec的源代码是SystemVerilog,它添加了断言来控制生成的体系结构。该工具基于麻省理工学院的一项名为“术语重写系统”的技术。

随着所有这些新语言和抽象级别的竞相出现,也有一场将它们集成到模拟环境中的竞赛。精通fpga的Aldec不遗余力地开发了一种环境,可以轻松地将各种语言和抽象集成到单个模拟和调试环境中。

初创公司SpiraTech也在兜售一种技术,它可以将多个抽象级别和不同语言集成到一个即插即用的事务级集成器中,该集成器可以连接在不同抽象级别上处理多种语言的模拟器。SpiraTech的“内合转换器”包括一个图形化的多层次查看器,当它协调多个同时运行的模拟器的执行时,可以显示多个抽象级别之间的因果关系。

这只是我们拜访过的供应商中的一个简单的例子。正如我们在《变革之风》(Winds of Change)一文中所讨论的那样,DAC展会上的大新闻几乎总是来自于小展台,因为创新初创公司试图证明自己值得被行业中守旧的中坚企业采用和收购。今年的收成不错,反映出最近低迷的行业重新焕发出活力。

这些公司都提供了对FPGA设计有用和适用的新技术。如果您正在超越标准的RTL-to-FPGA设计流程,您可能希望查看他们的一些产品。

留下回复

有特色的博客
2023年2月23日
我们与Ron Duncan(应用工程高级经理)聊了聊STEM教育,他在EDA行业的道路,以及他在PBS的Roadtrip Nation的采访。与Ron Duncan的问答,应用程序工程经理:强调他的公路旅行国家经历出现了……
2023年2月23日
富士通的超级计算机Fugaku于2014年在日本神户的理研计算科学中心开始开发。它于2020年首次亮相,并在6月份获得了TOP500榜单的第一名,成为世界上最快的超级计算机。一场关键的比赛……
2023年1月19日
你是否在调整表带或更换手表电池时遇到了问题?如果是这样,我是好消息的携带者....

有特色的视频

提升你的知识!

逮老鼠的电子产品

感觉落后了?鼠标的通讯和技术资源订阅将确保您的技能更上一层楼!设置您的首选项并自定义您的订阅,今天就可以增强您的知识!

点击这里了解更多信息

特色粉笔谈话亚博里的电子竞技

多连接资产跟踪的挑战
多连接资产跟踪是现代供应链的关键要素。在这一期的Chalk Talk中,意法亚博里的电子竞技半导体的Colin Ramrattan和Manuel Cantone以及Amelia Dalton讨论了当今资产跟踪所需的共同需求,为什么低功耗处理对这类应用至关重要,以及意法半导体ASTRA平台如何帮助您开始下一个资产跟踪设计。
2023年2月20日
564的浏览量
Baidu