现在请注意，有一个小测验。
在今天的课程中，我们将选择最好的FPGA。好吧，更准确地说，我们将学习如何选择最好的FPGA。实际的证明将留给学生练习。因为我们是工程师，我们不能依赖任何感情用事的东西。谁的名字最酷并不重要。我们甚至不关心谁的BGA包装上印着最漂亮的图标。我们需要一个公式。一旦我们得到了正确的公式，我们就可以阅读数据表，输入所有的数字……voilà!可编程性的王子将从页面跃入我们的集体意识。
为了建立我们的公式，我们需要项。(任何好的公式都有它们……)既然我们总是谈论门，我们肯定应该把它们作为我们的术语之一。每个人都知道门是好的，而且，既然是好的，就应该放在我们方程的顶端。当门的数量变大时，我们的“善度”指标也会变大。
接下来是另一个经常出现的问题，那就是成本。成本很糟糕。我们不想要太多，越少越好。我们将把成本放在等式的底部。现在我们有进展了!我们得到了分子和分母我们的神奇度规开始成形了。
不过，盖茨和金钱并不是一切。如果是的话，我们就会去买一堆DRAM芯片。我们的fpga还需要另一个东西，我们想要很多。那就是速度。由于速度是另一个好东西，我们将把这些兆赫合并到方程顶部的门旁边。我们现在真的变得多维了!我们的度量已经达到了“gate-兆赫/美元”。
 |
不过，这对我们来说太简单了。我们不是今天早上才从工厂出来的吧?我们还知道另外一两件事，比如力量。在fpga中，这不是一件好事。我们可能喜欢在汽车、微波炉和立体声放大器中使用它，但我们不太喜欢在fpga中使用它。电力消耗我们的电池，加热散热器，掠夺我们的电源。功率是分母的另一个竞争者。
还有一些我们可能需要考虑的东西，但是我们还不太清楚如何在公式中处理它们。例如，引脚就是一个问题。大多数情况下，大头针是好的。我们喜欢他们。然而，我们不想无限期地把它们堆起来。它们就像冰淇淋上的糖屑。你只需要一个合适的数字，多余的人也帮不上什么忙。还有像安全性这样的事情，它们没有与之相关的良好指标。我所见过的最好的安全指标是衡量从现场的FPGA中提取出色的设计可能需要多少反向工程师、多少资金和多少时间。(你去逆向工程学校学习如何做到这一点吗?) Those aren’t the sort of numbers one usually finds on a datasheet. There’s also radiation tolerance, which is vitally important if you plan to be operating where there’s a lot of radiation, but not all that interesting otherwise.
也许现在，我们应该满足于我们漂亮的，简单的，对称的四柱方程，上面是门和兆赫，下面是美元和瓦。让我们卷起袖子，把这个宝贝开出去，看看它的表现如何。除了代入一些数字就没什么可做的了，对吧?
我们从大门开始。转到Altera的朋友那里，我们看到他们已经发表了一篇论文，解释他们是如何取消登机门计数的。想破坏我们的计划，是吗?不过，我们确实有一个方便的度量标准。零件号中隐藏着一些数字，告诉我们密度的一些信息(希望与门相关)。Altera表示，在“EP2A15”这样的零件号中，“15”代表“16,640”。好的,等待。这是什么数学?当迈阿密竞技场(可容纳16640人)座无虚席时，有人问有多少人去看了比赛，他们不太可能回答“15人”，对吧?尽管如此，我们只需要在心里记录1109.33乘法因子，现在我们已经准备好将Altera部件号转换为……什么——“逻辑元素?” It looks like we’re not ready for gates yet. Altera wasn’t kidding.
 |
我们去看看赛灵思，也许他们懂门。在他们的零件编号中，他们嵌入了一个叫做“系统盖茨”的东西，但那究竟是什么?显然，一个有800万个逻辑单元的设备有104,832个“逻辑单元”，这是否意味着每个“逻辑单元”有大约75个系统门?让我们写下这个数字，然后再来查看。
根据Altera的APEX 20KE数据(我知道，我们又回到了Altera的问题上，但我们马上就会谈到Xilinx。一个“逻辑元件”包含一个4输入LUT加上一个触发器和一些进位/级联逻辑。这就是进步。我们听说过人字拖，也知道它们是如何映射到大门的，对吧?即使我们没有，供应商也会来帮忙的。他们告诉我们一个普通的，香草DFF由7门组成，而一个超级豪华的DFF有clr，预设和clk启用出售8门。问题是，Xilinx的人声称需要12个门才能使DFF具有复位和clk启用。上面有50%的差异，我们还在准备阶段。
也许问题出在Altera声称的2输入AND的“门”上，而Xilinx则倾向于2输入NAND。我自己也一直很喜欢NAND。由于自由逆变器，它的用途更广。不过，Altera并不总是低价。如果你谈论的是4输入xor(两家供应商都认为这是一个“复杂”门)，Altera将它们计算为13个门，而Xilinx认为它们只有9个。我们再次接近50%的差异，只是这次是相反的方向。也许我们应该从树里爬出来看看这片森林免得我们太困惑了。
首先，我们还没有解决LUT的问题。幸运的是，这两个供应商都在其基本单元中打包了一个触发器和一些额外的逻辑。Altera的芯片被称为“逻辑元件”(LE)，而Xilinx称之为“逻辑单元”(LC)。LEs和lc相等吗?是的。不。根据Altera的“比较Altera APEX 20KE和Xilinx Virtex-E逻辑密度”文件，使用完全相同的数量来实现各种5输入和6输入功能，这可能会导致人们认为lc和le是相等的。他们甚至进一步表明，在对Xilinx设备上的lc数量进行了一些调整之后，le和lc的数量相等表明“逻辑密度资源……实际上是相等的……”情况结束了，对吗?LEs等于lc ?等等，小跳跃，我们有不同意见。
 |
根据Altera随后的“Stratix II和基于virtex的架构的逻辑结构比较”，新的Stratix II逻辑元素，Altera的ALUT(天哪，我们在这里打开了这样一个虫子罐子，不是吗?)比LE和LC都大。如果它比两个都大同样的量，这就很好了，但没有这样的运气。根据这份文件，一个(Altera) LE值0.8 alut，而一个(Xilinx) LC只值0.65 alut。这使得LE比我书中的LC大23.08%。公平地说(这篇文章真的是关于公平的，不是吗?)文件还说这些数字是基于各种因素，包括工具的有效性，设计的结构，以及其他我们真的不想在这里讨论的东西。既然我们已经忽略了50%的差异，我们可能也可以让这23%的差异消失。
那么，在一个逻辑元素/单元中有多少门?这要看情况。你看，我们不应该一次只考虑这些小家伙。他们是成群结队的。根据Altera的说法，十个装的LEs被称为“逻辑阵列块”或LAB(我们又回到了Apex 20KE)。在赛灵克斯的地盘上，lc非常棘手。每片似乎有两块，而一个CLB有四片。2乘以4等于8，对吧?现在仔细看，我的手指永远不会离开我的手……一个CLB包含9个lc。 Wow! That’s cool. Where did the extra LC come from? Hold onto that thought for a minute…
在过去(XC4000系列)，Xilinx声称每个“CLB”(当时只包含2个逻辑单元)相当于15到48个逻辑门。这将使2个clb每个值7.5到24个门，对吧?回顾Altera APEX 20K LE的数据，一个LE值8到21个门，但这是基于便宜得多的8门DFF。由于Xilinx对人字拖的不同定义，再加上4，我们几乎回到了相同的水平。
如果一个LE和一个LC都值8到24个门，我们选择了一个不错的、中间的16个数学门，我们可以回到每个LC的75个系统门，并推断出一个“系统门”大约值4.5个常规的、普通的门。然而，这是错误的。“系统盖茨”大概也考虑到了像内存和乘数这样的好东西，我们将在后面讨论并忽略这些东西。
当你走出Xilinx/Altera的竞技场时会发生什么?好吧，莱迪思半导体的游戏规则几乎相同，但Actel的ProASIC和ProASIC Plus使用“细粒度”架构，实际上没有任何看起来像LUT的东西。它们的大门显然是第三种不同的味道。警告Countor !
不幸的是，所有的逻辑都不是随机的。还有内存、I/O和许多特殊功能，这些功能有时隐藏在芯片上。它们不使用常规的逻辑块。当你开始考虑这些因素时，很明显我们需要一种新的方法。也许Altera是对的。门数已经不管用了。
真正的建议:除了运行synthesis和place-and-route，没有更好的方法来判断你的设计适合哪个设备。其他任何方法所得到的结果都不可靠。 |
门的问题已经结束了，我们可以放心地继续讨论价格问题了。这个很简单。供应商根据未来某个时间(比如18个月后)的“产量为250K”之类的东西明确指定定价。等等，我看到教室后面有个问题。“有多少FPGA设计的产量达到或超过250K ?”嗯，根据我们2003年的市场调查，略低于0.5%。剩下的99.5%的人会在我们解决这个问题的时候休息一下吗?现在，剩下的有多少在18个月里不需要你的零件?
我们似乎是在空房子里玩，所以也许我们应该跳过价格的讨论，转而讨论电力的问题。来吧!多少瓦?我们已经准备好阅读数据表并把它写下来。我们现在真的应该变得更聪明了，不是吗?几周前，QuickLogic非常有帮助地指出，力量也有多种形态和大小。静止电源是指你的设备在没有做任何有用的事情时所使用的电量。它只是坐在躺椅上，看着小小的FPGA电视，等待重要的事情发生，同时它啜饮(或吞咽)库仑和一点鳄梨蘸酱。这种功率在fpga中实际上是相当重要的，因为它们使用了大量这种功率。使可编程逻辑可编程的所有晶体管都必须一直馈电，无论设备是否在工作。 At 90nm with its leakage current issues, quiescent power is even more of a contributor to the overall power budget.
接下来是动态动力。幸运的是，我们的公式(这是讽刺)，动态功率几乎不可能准确估计。它因设计而异，根据刺激而变化，并随着开关频率的变化而显著变化。实际上，没有一个很好的指标可以衡量FPGA在特定情况下将使用多少动态功率，甚至可以相对比较不同的FPGA和系列。呃!
为了避免我们认为我们已经完全涵盖了电源问题，在配置时还有一个重要的电源峰值问题。由于SRAM fpga在启动时需要配置位流，因此启动块会产生显著的功率/电流峰值。如果您正在为FPGA设计配电系统，最好考虑到这一点。
我们快没时间了，而且我们还没有讲到性能。从寄存器到寄存器的延迟和逻辑级别，到I/O数据速率，这是一个复杂的主题。我们把这个留作你们的作业。明天，请选择五个流行的FPGA家族，并使用我们的新公式进行分析，证明哪一个是“最好的”。把你的答案发邮件给我们。下课!
