比利时鲁汶和圣何塞,6月6日2011 - imec,纳电子学研究所总部位于比利时,领先和节奏设计系统,Inc .(纳斯达克:cdn),全球领先的电子设计创新,今天宣布新技术,为设计团队提供了一个自动化测试的解决方案部署3 d堆叠ICs (3 d-ics)。该技术解决了测试挑战越来越多的电子产品公司将3 d-ics来增加电路密度和实现更好的性能在低功耗移动和其他应用程序溢价空间。

这个imec-Cadence协作提供了针对(DFT)和自动测试模式生成(生成)技术,将使其更容易测试3 d-ics”通过“在矽(TSV)功能和帮助确保堆叠系统将按预期工作。

见解在TSV-based 3 d-ic综合研究项目设计和技术使imec扩展传统DFT架构(2 d) ICs和几个小说(2010年第一季度以来新)特性。3 d DFT架构基于文明程度测试包装的概念,它使芯片的测试和tsv micro-bumps之前(“pre-bond测试”)(“mid-bond测试”),期间和之后(“post-bond测试”)叠加,以及后包装。

DFT”这一新的解决方案是我们的承诺的最新例证节奏®3 d-ic的新兴领域,”布里·凯勒说,高级建筑师节奏。“在过去的两年里,我们介绍了3 d-ic TSV和硅插入器功能,而且,仅仅三个月前,该行业的第一大I / O内存控制器IP解决方案,和一个健壮的3 d-ic集成环境。合作是一个重要的元素的有效实现和硅EDA360愿景我们坚持,和这一倡议imec演示了为什么。”

“使用3 d-ic TSV技术,电子公司期待着创造新一代的超级芯片,”Jan Marinissen埃里克说,在imec首席科学家。“imec-Cadence提供插入DFT结构与群落最小面积开销,和测试生成方法有助于推动对零制造缺陷tsv。这种独特的提供降低风险,促进有效的制造这些芯片。”

节奏和imec创造了设计流程自动化添加3 d-enhanced基于IEEE 1500 -模包装现有的芯片设计。这是通过加强现有的IEEE 1500包装器插入支持节奏遇到®RTL编译器合成产品。客户设计的初步结果表明,三维DFT结构可以实现面积可以忽略不计成本约0.2%,远远低于一些在电子行业投机。

关于imec

Imec执行世界领先的纳电子学的研究。Imec利用其科学知识与创新的力量在ICT的全球伙伴关系,医疗保健和能源。Imec航空业相关技术解决方案。在独特的高科技环境中,其国际顶尖人才致力于提供一个更好的生活的构建块在一个可持续发展的社会。Imec的总部设在比利时的鲁汶,设有办事处在比利时、荷兰、台湾、美国、中国和日本。大约有1900人的员工包括500多个工业居民和客座研究人员。2010年,imec的收入(损益表)是2.85亿欧元。进一步的信息在imec可以找到www.imec.be。

关于节奏

节奏使全球电子设计创新和创造中扮演着重要的角色在今天的集成电路和电子产品。客户使用节奏软件、硬件、IP和服务设计和验证先进半导体、消费电子、网络和通讯设备、计算机系统。公司总部位于加利福尼亚州圣何塞,销售办事处、设计中心和研究设施在世界各地为全球电子行业服务。更多关于公司的信息,其产品和服务是可用的www.cadence.com。

• 
• 
• 
• 
•