SPICE是电路设计的基础。这对于单元格和自定义设计师来说是显而易见的;对于你们这些数字人来说，你可以得到豁免，只是因为小区设计师已经为你做了工作。而且，与所有EDA一样，计算每个流程节点变得越来越困难。

一部分是增量的。新的节点随着越来越重要的寄生建模而出现。这是一代又一代的情况，不是因为新的寄生虫，而是因为过去被忽视的旧寄生虫现在很重要。但在finfet中，你有这些+以前从未有过的复杂的寄生关系。

Cadence说，尽管HSIM*中的“H”代表“等级”，但这个等级被r和c搞砸了。失去了层次结构，就失去了它所提供的性能优势。

还有一个变化让SPICE的日子更加艰难。在早期，通过将作业划分为通道，将PMOS晶体管连接到V，可以提高性能_DD和NMOS到地面。但电力门控把这一切都搞砸了:由于门控的阻碍，这些连接不再是直接的。电力网络必须与设计分开来解决，结果在最后重新组合在一起。

因此，业绩受到了影响。Cadence最新的SPICE XPS(扩展分区模拟器)算法据说使用了新的分区算法，比他们早期的指数版本更线性扩展。功率门控的性能已经恢复到以前的水平。他们宣称速度将提高10倍，所需的计算资源也将减少。

你可能会问，他们现在是怎么划分的?我问过了。题目没有说。

它们的当前版本针对内存进行了优化。混合信号设计可以运行，但速度没有那么快;他们预计在2014年上半年进行优化。

你可以在他们的公告．

*已编辑以修复下面所述的错误…

• 
• 
• 
• 
•