在90年代，很明显在十年内，爆炸门的数量将超过我们的设计能力。当时流行的辩论话题是如何使用“空白区域”。“空白”表示半导体器件上可用门的数量与我们使用当前方法可以成功正确设计的门的数量之间的差异。人们纷纷猜测，大量的RAM、巨大的IP块和片上系统集成将帮助我们填补一些空间，但总体问题仍然存在。

当fpga突然出现在…阅读更多→“Virtex-4”

简介

Galileo Avionica需要一款易于使用的VME BUS监控器，供从事基于VME的项目的硬件和软件工程师使用。通过使用带有Altera FPGA的插件式VME板、Temento Systems的嵌入式DiaLite虚拟仪器以及基于TCL/ t的定制人机界面，设计了一种创新的解决方案，允许来自不同学科、具有不同经验和专业知识水平的工程师对VME总线进行简单的多用途分析。

本文描述了如何使用DiaLite Instrumentation (DLI)通过利用功能来构建自定义工具…阅读更多→利用VME的片上调试

电子设计自动化有自己的秘密小冷聚变。这是一项人人都暗自希望实现却又公开否认的创新。这一发展将使生活变得美丽，狗和猫快乐地生活在一起，钱长在树上。这个缺失的环节是“行为综合”，即直接将不计时的算法描述编译成实际的硬件架构。一旦这成为可能，数字硬件设计师，在今天的ASIC和FPGA设计中创造许多魔力的微架构专家，将不再是必要的。他们所有相关的专业知识，技巧和技术将…阅读更多→“弹射器C”

当有人在同一句话中使用“验证”和“FPGA”这两个词时，我总是很怀疑。在ASIC设计界，风险规避是一切，“验证”是一个神圣的术语。“验证”是帐篷里的长杆，是设计周期中最耗时的阶段。“验证”是您为保护工作而做的工作，这样您就不会因为昂贵且耗时的ASIC设计重新旋转而受到指责。“验证”是EDA公司已经学会信任的基本业务。.．.阅读更多→“FPGA仿真”