我很少有机会介绍一个新的现场可编程门阵列(FPGA)系列，更难得的是，我们有机会迎接一个新的FPGA供应商，所以我的咖啡已经满了，因为瑞萨电子公司刚刚进入FPGA市场，宣布了一系列非常低成本、非常低功耗、非常有趣的ForgeFPGA设备。

在我们专注于forgefpga之前，让我们先考虑一下他们的祖先，并思考我们是如何在这个时候发现自己在这个地方的。这一切都始于一家叫做Silego科技公司此前，该公司是一家总部位于硅谷的独立无晶圆厂半导体公司对话框半导体2017年11月。当然，Dialog本身也被瑞萨2021年8月，也就是我写这些话的三个月前。

在被Dialog收购之前，Silego创造了一个不同设备的王朝，但它真正出名的是一系列GreenPAK (GPAK)芯片。我认为这些小美女是非常小的混合信号fpga，但Silego / Dialog / Renesas的伙计们更喜欢将它们称为可配置混合信号ic (CMICs)。这些GPAK CMIC组件在尺寸方面非常小，在功耗方面非常低，并且在成本方面非常实惠(它们只有几美分一个散装)。

Silego在2011年被评为北美增长第二快的半导体公司德勤科技500强在加州门洛帕克举行的活动。到2016年8月，Silego已经出货了超过20亿台cmic，这不是一个小觑的数字(尤其是当你意识到打喷嚏是一个很好的方法来分散这些微小的设备在广阔的区域)。

确实值得花点时间来考虑GPAK设备和设计工具的一些细节，因为这将帮助我们把我们的大脑围绕他们的ForgeFPGA表亲。我自己使用的第一个GPAK器件是GPAK4，它支持1.8V至5.0V的电源电压，采用20针STQFN 2.0 x 3.0 x 0.55 mm封装，间距为0.4 mm。

一个gpak4 cmic。

这个小恶棍拥有18个通用输入/输出(gpio)， 6个模拟比较器，3个数字比较器/脉宽调制器，2个数模转换器，25个查找表(lut)，以及各种计数器，延迟和触发器宏单元。

关于GPAK设备的一个非常酷的事情是，它们使用RAM配置单元，可以在开发设计的过程中反复编程。一旦准备好部署，就可以将设计转移到芯片的一次性可编程(OTP)非易失性内存(NVM)中。在对NVM进行编程后，开机后，设备将自动将配置从NVM复制到RAM配置单元中，然后我们开始。

GPAK4之后(不足为奇)是GPAK5，在同一个包中提出。这个聪明的小恶作剧增加了GPAK4的特性和功能，增加了一个异步状态机(ASM)块，一个8 x 8的临时存储器和一个I2C块。ASM被描述为提供与运行大约100行代码的简单微控制器相当的功能。同时，I2C模块可用于在设备上电后重新配置RAM的内容(选定的位或整个套件和堆)，这对于调整模拟比较器阈值设置或在一些更高级别系统的控制下修改时间延迟值等任务非常有用。

整个设置给我印象最深刻的是免费的设计和开发工具，首先是一个直观的、易于使用的、拖放的图形用户界面(GUI)，称为GreenPAK Designer，允许您选择组件、配置它们，并将它们彼此连接，并连接到设备的主要输入和输出。

GreenPAK设计器(左)和GreenPAK开发工具包(右)

还包括一个波形编辑器与相关的向导，允许您描述复杂的模拟和数字刺激波形。您可以使用GreenPAK Designer在主计算机上模拟您的设计。当您准备好开始工作时，您可以将设计下载到安装在GreenPAK Development Kit顶部的零插入力(ZIF)插座中的GPAK芯片中，然后在实际设备中验证您的设计(如前面讨论的，您可以将设计直接加载到芯片的RAM配置单元中，也可以将其加载到OTP NVM中)。

好了，现在我们已经设置好了场景，让我们回到我们谈话的主要话题，也就是瑞萨公司新推出的ForgeFPGA家族的公告。

我刚刚和我的老朋友Nathan John聊天，他从Silego时代起就一直在指导所有这些技术。Nathen告诉我，forgefpga是GPAK cmic的下一个合理发展，因为客户一直在说他们喜欢cmic的特性和功能，但他们想要更多、更多、更多(祝福他们的小棉袜)。

其结果是ForgeFPGA系列，解决了市场对相对少量可编程逻辑的需求，这些逻辑可以快速有效地设计和部署到成本敏感的应用程序中。

认识一下ForgeFPGA家族的第一个成员。

我们在这里谈论的是需要少于5000个等效逻辑门的应用程序，其预计容量价格“远低于0.5美元”。最初的ForgeFPGA产品将是纯数字化的，设备大小为1K和2K lut，但我不会对未来出现类似于gpak的模拟功能感到惊讶。

与GPAK设备一样，用户可以免费下载名为ForgeFPGA Workshop的ForgeFPGA开发软件。这个软件的新版本现在包括两种设计捕捉模式，如下图所示:

ForgeFPGA车间;默认视图(上)，Macrocell模式(中)，
HDL模式(下)。

我们从主GUI开始，它展示了gpio的图形化视图，该视图围绕着一个标注为“FPGA Core”的区域，该区域表示可编程结构。在这一点上，用户有两个选择:对于FPGA世界的新手来说，有一个“宏单元模式”，它使用一个基于原理图的开发流程，类似于原始的GPAK拖放界面;对于有更多FPGA经验的设计人员，有一个“HDL模式”，提供了一个熟悉的Verilog环境。此外，还有一个相关的硬件开发工具包。

ForgeFPGA工程样本现已提供，以及beta设计软件和原型开发工具包。第一款ForgeFPGA器件1K LUT产品，采用3 x 3 mm封装，预计将于2022年第二季度量产(点击这里如果你想了解更多)。

我必须承认，看到瑞萨进入FPGA市场我很兴奋，但其他人对这个消息怎么看?好吧，我的朋友兼《电子商务期刊》的合著者——史蒂夫·莱布森——最近担任了首席分析师TIRIAS研究说:

今年早些时候，瑞萨通过收购Dialog收购了可编程设备制造商Silego，似乎决心通过其可编程混合信号设备的超低端GreenPAK系列和超简单的设计工具，复制Silego之前的成功，这次是低端FPGA系列，这将吸引许多只需要一点可编程逻辑(1000个左右的门)就能在无数产品中完成工作的公司，包括数十亿个嵌入式传感器和物联网设备。

我说得再好不过了。你呢?你怎么看这一切?一如既往，我欢迎你们的睿智评论和有见地的问题。

• 
• 
• 
• 
•