我有一个谈话在一臂TechCon节奏,和他们谈论的事情之一就是他们所说的时钟/数据共同作为替代传统的同步逻辑优化。

通常,设计师努力确保每个逻辑阶段在整个逻辑可以实现管道在第二时钟到来之前所需的时间。一些阶段比其他人有更多的逻辑,你必须花更多的时间在那些得到正确的速度。

与此同时,有人花很多精力的时钟树综合平衡和均匀,同时每个寄存器的闪光灯。

但节奏的观点是,不一定是这样。如果你借用了简单逻辑阶段努力减少逻辑阶段更松弛吗?然后钟可以到达有点硬逻辑阶段早期,它将有更多的时间来完成困难的逻辑。你可以使用更小的或更少的缓冲,减少逻辑和权力。

这意味着不同阶段可能有不同的延迟,而且,大多数另辟蹊径,时钟在不同的地方可能在不同的时间到达。(这实际上并不是一件坏事从EMI的角度看)。

通过这样做,他们发现,一个特定的手臂A9设计获得40 MHz的性能同时降低动态功率10.4%,时钟区(因此泄漏)31%。一个完整的赢得胜利。

• 
• 
• 
• 
•