随着SoC设计在规模和范围上的膨胀，验证它们所需的努力也在膨胀。使如此大规模的设计成为可能的很大一部分原因是IP的使用，特别是对于复杂的协议。所以IP需要在SoC的验证中发挥作用。

但是，虽然IP提高了设计的抽象水平，但在验证方面却落后了。就像Synopsys所看到的那样，即使只是设计的复杂性也会极大地增加验证负担，因为现在的场景数量是过去的20倍。

其中最大的两个挑战很简单:运行所有验证所需的时间以及调试运行过程中发现的任何问题的能力。

性能首先受到要运行的VIP代码行数的限制，Synopsys估计超过300万行。但更糟糕的是，各种IP块可能具有使用不同语言或基类的验证模型，因此必须用包装器或垫圈缝合到设计中。这些会影响性能。

从调试的角度来看，即使我们有更高的设计抽象，大多数调试工具在低级别上运行，因此所有的抽象都丢失了。

Synopsys正在通过几个主要版本解决这个问题。首先是他们所谓的发现VIP平台。其思想是，使用新的底层架构和全systemverilog方法，可以将所有部分拼接在一起，而不需要任何干预的调整。它们支持三种主要的验证方法，VMM、UVM和OVM;编译时开关允许您选择在哪些基类中编译。

他们声称他们从中获得了4倍的验证性能收益。

从调试的角度来看，他们还发布了协议分析器(Protocol Analyzer)，这是一种高级模拟结果查看器，可以获取详细的模拟日志，并以反映特定IP片段的上下文和语义的方式显示结果。因此，例如，您可以将网络流量视为数据包，甚至跟踪独立的流量，而不仅仅是将网络流量视为比特。他们已经宣布他们的工具也可以与SpringSoft的Verdi调试器一起工作。

你可以在发现贵宾和SpringSoft Verdi合作释放……

• 
• 
• 
• 
•