上个月我们看到了今年的MEMS测试与可靠性会议。显然还有很多问题需要解决。需要明确的是，这并不是说，例如，存在固有的设备可靠性问题。只是MEMS的测试和测量不像集成电路那么明显。

有两个问题特别引起了我的注意。首先是晶圆测试和最终/封装测试之间的关系。在IC世界中，当然有一些东西是不能在晶圆级测试的——真实性能就是其中之一(因为晶圆卡探头对于超快信号来说非常糟糕)。但是对于MEMS来说，事情就更加困难了。

首先，机械设备的真正测试意味着通过机械驱动来测试响应。每种类型的MEMS设备都有某种测试夹具来实现这一点。“激振器”或其他机械装置用于测试和校准-当设备被切丁和包装时。但它们对华夫饼不起作用。(我不知道自从我尝试可靠地将84个探测器(当时很多)对准垫片以来，事情发生了多少变化，但至少那时，一旦它们放下，你甚至没有呼吸，更不用说摇晃该死的东西了……)

这意味着要么你不能测试它要么你需要其他的方法来校准它。事实上，设计人员包括驱动机制，以便他们可以在晶圆级上模拟物理驱动。在晶圆排序时，某种程度的校准对于最终的测试相关性很重要——我将在一秒钟内回到这一点。

但在我们进行最终测试之前，对于许多MEMS设备来说，晶圆排序还有另一个主要限制:它们需要ASIC，而大多数ASIC都在单独的芯片上。因此晶圆测试必须在没有ASIC的情况下进行。这给我们所能做的事情带来了一些重大的限制——特别是如果ASIC能够帮助清除有噪声的模拟信号，而笨重的晶圆探头只会使这种信号变得更糟。目前还没有真正的解决方案，除非你能把CMOS和MEMS结合在一起——通常被设想为单片集成。

InvenSense有一个替代方案，那就是他们的Nasiri技术。在那里，CMOS和MEMS是建立在不同的晶圆上，但这两个晶圆是面对面连接的;然后将承载MEMS设备的“手柄”晶圆蚀刻回去，以暴露CMOS晶圆上的外部连接。所以你最终得到了一个可以被探测的晶圆，它同时拥有ASIC和MEMS。这使得他们可以在晶圆排序时进行更多的测试，消除了包装和测试将被丢弃的骰子的额外成本。

另一个主要问题不仅影响晶圆和最终测试，还影响最终的电路板组装。这些都是物理设备，它们会对物理压力做出反应，每个“原位”都是不同的。在晶圆排序过程中，探针垂直地压在晶圆上。在最后的测试中，测试夹具或处理程序以某种方式捕获包(具体方式取决于包的类型)。这导致不同的压力在包装上，而且，不幸的是，模具内部的包装并没有机械隔离这些压力。

因此，特别是对于任何压电器件，晶圆排序和最终测试之间可能存在相关性问题。这就是为什么在晶圆排序时获得一些校准信息是很重要的——这些信息可以用来调整最终测试时获得的数据。

但这并不是它的结束:该设备最终将被焊接到板上或放置在插座上，这两者都会对设备施加不同的压力。因此，在最终测试中所做的测量并不一定与最终的现场测量相关。

而这个问题，目前还没有已知的好的解决方案。这些是一些激励的问题自校准，但这还没有成为一个商业解决方案。

• 
• 
• 
• 
•