不要试图理解Tabula的3D FPGA结构是如何工作的。你不需要知道这些。你所要做的就是等待他们发布基于新技术的系列，然后你就可以用更少的钱买到更大、更快的fpga。是的，您可以继续使用标准的基于hdl的FPGA设计方法。
就是这样。
我们做完了。
你现在可以停止阅读了。
你怎么还在这儿?你认为我们会解释什么是“时空”，以及FPGA如何可能是3D的吗?你是否期待听到逻辑单元在超高频率下进行资源共享和时间多路复用，从而创建密度高达物理硅8倍的虚拟逻辑结构?
不。
你所需要做的就是等待一段时间，开始你的下一个项目，检查Tabula的数据表，并告诉你的老板“嘿，这些真的是大fpga。我不知道他们是如何以如此低廉的价格生产出这么大的汽车的，但我们现在可以利用一些额外的产能。”
好吧，你决心要继续读下去，是吗?你会后悔的。你不会有那么好的，貌似合理的推诿，你可以放心地说不明白。有时，你会发现自己在白板上画着疯狂的图表，而你的老板却眯着眼睛，用手指在桌子上敲来敲去……
Tabula处于“隐身模式”的时间可能比“隐身模式”概念历史上的任何公司都要长。多年来，每年春天，当Tabula从它们的洞穴里探出头来，看到它们的影子，然后回到地下，过一年由风险投资资助的沉默生活时，我们都会期待地等待和观察。事实上，Tabula成立于2003年，拥有100多名员工，迄今已获得1.06亿美元的巨额风险投资。为什么这么长时间，这么贵?因为成立一家新的FPGA公司是很困难的。正如我们一再证明的那样，时间、人才和资金都是必需的——随着掩模和NRE成本呈指数级增长，挑战每年都变得更加困难。
Tabula现在打破了他们的沉默，准备将一种全新的架构推向市场，他们称之为“时空”。Tabula将Spacetime描述为3D FPGA架构。通过在架构和工具上做一些非常聪明的工作，该公司声称他们的fpga的有效密度有了一些令人印象深刻的改进。
闭上眼睛，想象一个LUT - FPGAdom的基本逻辑单元。现在，想象一下您的LUT可以通过可编程互连连接到周围的LUT。明白了吗?您现在正在描绘一个普通的FPGA。现在，假设有一些LUT也垂直地位于你的LUT的上面和下面。(其实没有，但你可以假装。)现在，想象一下您的LUT还包括一些硬件，这些硬件允许存储其输入和输出，并且可以非常快速地重新编程它的真值表。让我们在硬件上放置一个非常快速的时钟和控制器，这样你的LUT就可以不断地重新编程，并循环使用8个不同的实现。我们刚刚创建了一个8路资源共享的LUT。
Tabula在《时空》中就是这么做的。1.6 GHz时钟切换设备上的每个LUT，循环8个不同的程序，创建一个虚拟的3D结构。任何给定的LUT都可以通过传统互连连接到同一层上的其他逻辑，或者通过“time via”(一组保存输入和输出直到后续重新配置的寄存器)连接到其他层上的逻辑。Spacetime时钟和重新配置对用户是透明的。用户时钟将以更慢的速度运行——通常是200MHz(允许所有8次时空时钟折叠在一个用户时钟周期内完成)。
设备上的每个物理LUT现在都有8个可能的LUT，理论上密度增加了8倍。听起来是个不错的技巧，但我们该如何设计呢?这是最好的消息。架构的复杂性被放置和路由工具所吸收。“位置和路线”将设备视为逻辑单元的3D阵列。您的HDL设计与您在普通FPGA上使用的设计相同。你的合成和模拟工具不知道其中的区别(好吧，这是一个关于合成的谎言-我们将在稍后解释)。地点和路由工具将生成的网络列表映射到逻辑元素的3D配置，在后台管理常规可编程互连和时间通道。
这种方法有一些非常好的附带好处。首先，让我们考虑路由接近性。由于LUT现在被排列在一个3D空间中，从任何给定的LUT到网络列表中的下一个LUT的距离现在要短得多，或者附近的LUT的数量要大得多。更短的互连意味着更容易定时关闭。事实上，通过时间通道的互连具有非常可预测的时间配置文件，因为它只是通过已知数量的时空时钟周期锁存值。此外，相对于“虚拟”lut的数量，较小的芯片尺寸意味着设备需要更少的总体路由资源。在大多数fpga中，路由资源是面积的主要消耗者。物理LUT结构变小的连锁反应是物理路由资源按比例也变小了。
Tabula对RAM也做了同样的事情，它有一个意外的奖励，每个RAM都是有效的8端口内存。综合优势-传统FPGA使用2端口RAM(相应的面积损失为2倍)，但Tabula的架构使用单端口内存来实现8端口效果，因此结果是传统FPGA内存的4倍端口和两倍的密度。
新颖的建筑总是要付出代价的。由于几乎每个FPGA或可编程逻辑初创公司都有某种全新的架构，关键总是要减轻负面影响。FPGA初创公司最常犯的错误是让他们的架构创新影响开发过程。塔布拉似乎避免了这个错误。他们的架构与传统的FPGA设计技术一起工作。唯一不同的是，该公司计划要求我们使用他们的专利合成以及地点和路线。然而，如果他们的工作做得正确，将综合与地点和路线结合起来会有相当大的好处，特别是在互连主导延迟的今天。
那么，Tabula的《时空》的致命弱点是什么?我们会怀疑这是电力消耗。让整个芯片一直以轻快的1.6 GHz切换，对我们来说听起来是很大的动态功耗。该公司声称它已经缓解了功耗问题，但是，所以我们必须等待他们实际的设备公告，数据表和开发工具包来找出这意味着什么。
FPGA创业公司面临的另一个典型障碍是现场支持。成熟的FPGA公司在很大程度上依赖于他们训练有素和经验丰富的全球AE团队。Tabula的管理团队由业内资深人士组成，所以他们可能还没有忘记这一点。
总的来说，新的架构是令人兴奋和有前途的。Tabula表示，他们将在不久的将来发布实际产品，所以我们将等待相关报道。Tabula正在攻击通信基础设施市场——这是根深蒂固的FPGA超级大国的摇钱树，所以我们可以期待一场激烈的战斗。
