仿真器对于芯片验证越来越重要。虽然它们过去的价值在于电路仿真(ICE)——预掩码硬件的真实实现，但现在的驱动力是在预掩码soc上执行软件的能力。

但是模拟器是一个巨大的机器，对于三分之二的模拟器玩家来说，升级是一个更大的过程，因为他们必须为模拟器的核心设计自己的定制芯片。Mentor刚刚宣布了这样一个升级，将他们现有的Veloce模拟器的速度和容量提高了一倍。

他们也为Veloce2做了一个新版本的内部芯片。它主要只是对旧版本的扩展，但是他们确实添加了一种新的内存——XMEM——用于更有效地实现基于寄存器的小型内存。

这个市场的一个令人困惑的方面是模拟器和FPGA原型板之间的区别。你可能会认为是“FPGA”造成了明显的区别，除了EVE用Xilinx FPGA制作了一个模拟器。我甚至听说过将定制的Veloce芯片称为“定制的FPGA”。定制fpga和现成fpga之间的最大区别似乎是调试访问。虽然商用FPGA具有一些调试功能，但如果您严格按照此目的设计自己的FPGA，则可以增强可观察性特性。

相比之下，FPGA原型板在历史上的使用方式与模拟器不同。虽然设计师在优化设计时需要能够在模拟器中实现快速设计转向，但原型板倾向于在设计稳定后实现，并投入大量精力最大化性能——这通常比在模拟器中完成的速度快5-10倍(或更多)。然后这些原型可以作为开发目标提供给软件程序员。

当Mentor在他们的公告中进行比较时，通常是与Cadence进行比较。他们认为《星战前夜》的情况更加模糊，因为FPGA定位混乱，而且他们发现自己与《Cadence》的竞争比与《EVE》更激烈(就好像《EVE》拥有不同的用户基础一样)。我不知道《Mentor》和《EVE》的诉讼是否与此有关(《Mentor》的发言人对这个话题避而远之)。一般来说，Mentor认为自己在设计转向时间和调试能力方面具有特别的优势。

除了Veloce2，他们还发布了VirtuaLAB，这是一个通用的可编程外设，旨在简化生成流量的过程，或者在仿真设置中包含一个真实的外设。除了需要在物理上找到并插入到每个测试配置的设置中之外，真实的外围设备还需要速率匹配器，因为模拟器无法跟上现实世界的速度。

VirtuaLAB是一个披萨盒，可以与服务器群一起安装以供一般使用。它可以实现一个或多个外围设备(以太网是复杂外围设备的一个例子)。一个盒子能容纳多少外设的问题归结于带宽——通信流在SCE-MI-2-over-PCIe链路上，多个外设在链路上进行多路复用。你可以在电缆上安装尽可能多的外设。

它们包含了一些旨在节省时间和提高系统可用性的特性。一种是保存并恢复:它捕获系统状态以供以后使用。RTOS可能需要一段时间才能启动(对于大型操作系统，可能需要10个小时)。不必在每次运行时都执行这些操作，只需执行一次，在启动后保存，然后就可以从这个点(或任何其他保存的点)开始以后的所有运行。

另一个特点是与人合作的能力CodeLink．可以捕获整个运行过程，然后工程师可以离线工作来进行分析和调试，而不必在模拟器上浪费时间。

你可以在他们的网站上找到更多信息释放．

• 
• 
• 
• 
•