节奏上周宣布一个新的wide-I / O内存控制器IP块,表面上的第一个。这实际上代表了一种风险开始基于电平标准,没有完成。

wide-I / O运动背后的理念是基于使用3 d ICs,记忆体晶片将堆放在一个逻辑芯片,由与连接tsv。而不需要higher-drive I / o连接到芯片垫和遍历PCB跟踪到一个内存芯片(或从内存芯片),你保持完全包内。数组的tsv意味着你可以处理更多的I / o,如果你去包针。和驱动需求大大减少,减少的尺寸(由于更小的晶体管)和功率产生的组合。

当然,有更多的连接,带宽要高得多:这是一个512位的接口。这是更多的数据比你通常可以在一块。

节奏的控制器块包括流量匹配算法来提高吞吐量以及特性,以解决权力,包括交通传感(这样实力可以应对交通)和动态电压和频率的选择比例(dvf)。

这似乎远远超过标准,预计(没有承诺!)是9月份提供给非成员。标准化,但在许多这样的情况下,首先批准的技术细节,然后产生的标准经过高级董事会批准步骤,主要检查的过程标准将确保它是正确地完成的。

显然节奏认为不会有进一步的技术变化。或者,如果有,他们可以更新IP之前客户提交最终的硅。

• 
• 
• 
• 
•