为正确的时间他停顿了一下,然后鞭子在他交付与能量和热情——“youuuuu一直在努力满足制造商的设计进度与更复杂的设计和一个更小的,精简的设计团队?”他拿起速度,小心的一个字一个字地说完美的清晰。“youuuuu发现RTL方法太cummmmmbersome对于今天的更复杂的FPGA设计?”他扩大他的眼睛凝视着他遇见的每一个成员的观众,传达一个不祥的恐惧。“youuuuuuu痛苦摩尔定律的痛苦和破坏? ! ?”
众人倒抽凉气的声音。
“Welllllll,女士们,先生们,在靠近,因为我要告诉你如何减少这些设计时间表。我将告诉你如何Taaaaame复杂性。我要给你一个秘密,这会节省你的疼痛和痛苦和苦难的摩尔定律!“他倾斜下来然后再次软化他的声音”没错,我说的是E - S - l .电子Sysssssstem水平设计的女士们,先生们。英语会给你力量。英语会给你控制。英语会免费你的债券过户设计和开辟新的水平的抽象级别的设计团队!”
他指出,一个相貌普通工程师,种植在人群中间的战略。“你,先生!你或你没有描述四百万门FPGA设计只使用十二行高层代码?”
那人不好意思地回答“为什么是的,我做到了。”
“告诉我们,那么,先生!告诉这些好人你削减你的设计进度。告诉这些好人你如何释放自己的寄存器传输级设计的链条和债券。解释这些名流如何使用未来的方法- E,年代,L -电子Sysssssstem水平设计…把你的设计提升到一个新的水平的抽象和击败你的竞争对手市场几个月!”
如果这听起来像一个场景从一套演示在即将到来的设计自动化会议——地球上最伟大的设计自动化会议,也许你是对的。英语正在迅速获得的标题设计自动化历史上“最夸张的网络技术”。用幻灯片演示,使PT巴纳姆自豪,EDA公司将从事务级模拟器基于块的设计进入高级合成技术,“英语”的标签,让古怪的关于生产力的提高和上市时间的优势。
即使把这些工具和技术通过我们anti-hype过滤器,然而,剩下的一些引人注目的和有趣的争论,尤其是对FPGA设计者。正如我们之前所说的,最大的一个原因,人们选择fpga作为实现平台是市场的时候了。胚根端胚乳,因为fpga消除掩模成本,和工厂等待时间、设计迭代可以比在竞争激烈的方法更快速完成像ASIC。
在ASIC设计中,验证是马戏团帐篷的长杆,矮生型设计和减轻ESL的设计类似于Amdahl法则——以ASIC的设计阶段降至零仍然漫长和昂贵的开发周期。在FPGA设计中,然而,英语有可能发光。伴侣ESL的快速上市时间哲学与FPGA设计过程的低开销,和你有一个组合,有可能推动极其复杂的硅在极短的时间内工作。
英语一词源于硬件设计领域。然而,单靠这个名字很明显,ESL结合硬件和软件方面的设计,使现代系统。在真正的“系统”层面上,英语工具允许我们模型系统虚拟样机使用抽象,不区分的高级语言在硬件或软件实现什么功能。这些模型可以模拟给一个明确的观点的整体系统功能,我们会发现瓶颈和所需要的各种主要组件之间的通信信道的系统。
下面一层系统级建模是ESL的工具,促进硬件和软件的分区。这些工具通常允许性能瓶颈的分析,模拟硬件和软件之间的交互,有时甚至缓解移动的任务从软件到硬件加速算法。尽管大多数软件开发人员从未听到过“英语”,将会有越来越侵犯到他们的技术空间。
一旦我们有系统设计用于硬件的一部分,我们搬到最低水平的工具,还经常“英语”品牌——高级硬件合成。与传统逻辑综合工具,高级合成工具通常开始于一个更抽象的描述算法(最小的计时信息或没有计时信息)和合成逻辑门或一个中间RTL描述,可以使用传统工具处理。
平行这些抽象的英语水平都是图形设计和分析工具,允许查看、块级别描述和控制流的工具。有时被称为“驾驶舱”,这些工具也常常试图在英语标题吱吱声。
现在在ESL侯爵的生产力。“未来10到15年的设计方法需要提供我们一个10 - 100 x效率改善,”肖恩McCloud说导师图形产品线总监高级合成。“RTL工具拉伸了IP和重用,但这并不提供足够的生产率优势给我们的解决方案。fpga也非母语英语课程的重要组成部分,无论是作为最终实现技术或原型,验证车辆。”
导师一直在一个球员ESL市场以来,提供虚拟样机软件、硬件/软件co-verification,高层次的合成,ESL驾驶舱设计环境。导师也是唯一主要EDA供应商有显著存在fpga和ASIC / SoC设计方面。他们ESL产品线回到了十多年,在术语的大师像“ESDA,”ESLD筛选候选人,”和一系列其他的问题解决在“英语”为行业标准用词不当。
可能最有经验的公司专门为fpga是Celoxica提供英语能力。你不会找到很多蛇油来自这家公司,号称是世界上第一个公共公司专攻英语设计工具。你会发现完整的设计方案,包括从开发工具通过原型板针对特定应用领域如高性能视频和图像处理。公司提供了工具,操作自营韩德尔C以及SystemC,有点高级建模标准在ASIC设计。
Adveda提供一个交互式的开发环境(IDE)硬件/软件联合仿真调试,允许的系统建模和分析各种硬件描述语言(hdl)和CPU指令集。Aldec供应高密度脂蛋白的高级仿真和调试工具。
Bluespec从SystemVerilog ESL合成,生成synthesizable Verilog RTL作为输出。他们还提供一个执行cycle-accurate模拟器模拟的高级设计。Bluespec区分自己通过专注于控制代设计复杂的数据通道和控制逻辑。
脉冲加速技术关注低成本解决方案软件算法在FPGA硬件加速。编译器把C源代码,生成硬件加速模块可以合成并在FPGA中实现与传统的处理器或与软核处理器像阿尔特拉的nio和Xilinx的MicroBlaze在FPGA中实现织物本身。
CriticalBlue的级联自动综合可编程协处理器从一个可执行的软件。不像其他的硬件解决方案,合成高级语言,从可执行的二进制和级联工作产生优化处理器的指令用于该应用程序。通过优化内存和总线通信为每个应用程序,它们能够产生更有效,更快,因该选择卸载主处理器。尤其潜在有价值的在使用较低的性能处理器等软性可用于现代fpga嵌入式处理器。
波塞冬的特里同环境涵盖了从系统级仿真使用SystemC造成性能瓶颈的识别和消除低效的硬件/软件划分。他们Triton Builder生成协同处理器加速对性能敏感的部分算法,把您的主处理器。波塞冬的解决方案目标FPGA和ASIC设计方法在复杂systems-on-chip (soc)的设计与定制的硬件和软件组件。
Teja技术侧重于网络和通信市场的解决方案,促进多核网络应用fpga上的实现。开始ANSI C, Teja工具数据包处理算法分割成一个预先设计的多处理器结构与额外的IP通信的元素和算法加速。
不想错过,Xilinx和阿尔特拉最近宣布英语自己的计划,与供应商的合作英语工具来确保尽可能无缝切换从英语到FPGA和试图捕获ESL的生产力优势设计他们自己的客户。每个公司公告的时间嵌入式系统在春季会议。
Xilinx说他们与很多公司合作包括Bluespec Celoxica, CriticalBlue,脉冲加速技术,Mitrionics, Nallatech,波塞冬设计系统,SystemCrafter, Teja技术。阿尔特拉说他们使用Adveda、Aldec Bluespec,抑扬顿挫,Celoxica,脉冲加速技术,导师图形,峰会,SynaptiCAD Synopsys对此,Synplicity。工具由这些伙伴关系对FPGA供应商运行ESL的整个范围,包括高层建模与仿真,硬件/软件联合仿真分区和高级合成、和跨多个分区的复杂设计FPGA设备。
阿尔特拉最近也宣布自己C-to-hardware编译器,设计工作与他们的nio II软核处理器生成硬件加速器。阿尔特拉的工具是为了促进在Altera fpga软件/硬件合作设计之间的界限变得模糊部分必须执行的一个算法在嵌入式处理器和软件可以在硬件使用资源(如嵌入式硬件加速multiply-accumulate (MAC)单位。
星座公司参与英语几乎每天都正在扩大。快速发展的创业公司和前卫的中坚分子之间,设计自动化行业ESL旗帜下团结。像任何技术的趋势,然而,事实和时尚,是值得警惕的营销主张听起来好得令人难以置信。记住,有一个出生的工程师每一分钟…
