加州山景城，2021年10月27日/从/ -
此次公告的重点:
- 最广泛使用的协议的DesignWare接口IP提供所需的高带宽和低延迟，在台积电N4P工艺上的计算密集型设计中实现高效的数据连接
- DesignWare Foundation IP提供高速、区域优化和低功耗嵌入式存储器、逻辑库、gpio和tcam
- 台积电N4P工艺的广泛知识产权组合补充了Synopsys为该工艺认证的数字和定制设计解决方案，加快了硅成功的时间
为了促进芯片创新，并使设计人员能够快速实现复杂高性能计算(HPC)和移动soc的硅成功，集成电路制造有限公司委托新思科技公司．(纳斯达克:单核苷酸多态性)今日宣布与TSMC合作开发Synopsys DesignWare®的广泛产品组合接口而且基金会TSMC N4P进程的IP。此次合作使设计人员能够在台积电最先进的工艺上访问符合其积极设计和项目进度要求的高质量IP，同时优化性能、功率、面积、带宽和延迟。
“我们与我们的开放创新平台密切合作®(OIP)生态系统合作伙伴，使下一代设计受益于我们最新的N4P工艺的显著功率和性能提升，该工艺提供独特的PPA平衡，使客户能够继续提供领先的HPC，移动和其他高性能产品，”台积电设计基础设施管理部副总裁Suk Lee说。“台积电与Synopsys的长期合作，继续在台积电最先进的工艺上提供高品质的DesignWare IP，让设计师充分发挥N4P工艺的优势，并迅速向市场推出差异化产品。”
Synopsys负责IP营销和战略的高级副总裁John Koeter表示:“在台积电N4P工艺上开发DesignWare IP使设计师有信心快速将IP集成到他们的设计中，并从N4P工艺技术的性能、功率和面积改进中受益。”“我们在最先进的工艺技术上开发经过硅验证和符合标准的IP方面进行了大量投资，为设计师提供了一条低风险的途径来实现他们的设计要求。”
Synopsys广泛的DesignWare IP产品组合包括逻辑库、嵌入式内存、IOs、PVT监视器、嵌入式测试、模拟IP、接口IP、安全IP、嵌入式处理器和子系统。为了加速原型设计、软件开发和IP集成到soc中，Synopsys的IP Accelerated计划提供IP原型套件、IP软件开发套件和IP子系统。我们在知识产权质量方面的广泛投资和全面的技术支持使设计师能够降低集成风险并加快上市时间。如需更多信息，请访问https://www.synopsys.com/
产品可用性和资源
台积电N4P制程的DesignWare Interface和Foundation IP组合计划于2022年第一季度开始提供。
关于Synopsys对此
Synopsys, Inc.(纳斯达克股票代码:SNPS)是创新公司的硅到软件™合作伙伴，开发我们每天依赖的电子产品和软件应用程序。作为标准普尔500指数的成分股，Synopsys在电子设计自动化(EDA)和半导体IP领域有着悠久的历史，并提供业界最广泛的应用安全测试工具和服务。无论您是开发先进半导体的片上系统(SoC)设计师，还是编写更安全、高质量代码的软件开发人员，Synopsys都能提供提供创新产品所需的解决方案。欲知详情，请浏览www.synopsys.com．
