有什么区别FinFET和FD-SOI晶体管?
90°。
诚然,这是删节版。它将满足FinFETs和支持者的抗议的声浪FD-SOI晶体管。伴随着,直角旋转的是大量的技术,伴随着的冲突既得利益和很大的未知数。
本周再次上升的风险英特尔的大片公告迫在眉睫的FinFET - er -三栅极生产而另FinFET支持者一直平静地前移,针对青少年的纳米FinFET使用。
所以到底是怎么回事?这种奇异的技术从潜伏在杂草爆炸在球道。好吧…让我们回到第二个,一步一个脚印。
假设我们想要非常快,非常小的晶体管。我们要非常小心地控制开/关电流特征。这意味着我们必须控制通道尺寸比可能更精确地通过掺杂大量硅(好吧,我们可以涂料,但真的很难,容易会更好)。
一种方法是躺着一个薄硅频道在一个绝缘材料。现在你有相对严格的尺寸控制厚度,下面有一个很难停止。你把栅氧化层上,然后存款栅电极,假设你还认为供应源和下水道,你必须自己一个微小的晶体管。
具体而言,你有耗竭绝缘体-FD-SOI——晶体管。完全耗尽,因为通道足够薄允许现场耗尽整个频道(而不是局部衰竭,通道是厚,而不是耗尽最深的点)。
SOI技术已经存在了很长一段时间在其局部衰竭化身,但它已经被专业使用,因为基晶片是如此昂贵得多比硅砂- er。在刚刚描述的场景中,一些可能有一个额外的担忧:与硅膜厚度必须——只有几个原子层变得很难存款这一层均匀。
地址,你可以考虑把整个90°(从概念上讲,请注意),而不是三明治躺平,躺在边缘,看起来像一个鳍。现在垂直通道运行。
有点像一个动作片的汽车有度过一个非常狭窄的槽,以某种方式将其的管理起来,溜进来。除了这在现实生活中确实有工作。
你是一个FinFET,原因显而易见。也称为3 d设备(不与3 d ICs混淆,骰子叠加使用tsv)。
不是你的平均晶体管
有一些微妙的FinFET导致其稍微不同的配置有不同的名称。
标准的平面晶体管,栅氧化层覆盖通道一侧只有:顶部的一面。但当翻到FinFET,板面现在说,右边。底部是什么方面,难以接近,现在左边。它现在是可访问的。所以您可以运行栅氧化层完全鳍:现在门口不只是一方面,“周围”鳍的三面,左,(薄的边缘),和正确的。
这样的配置,栅氧化层(和栅电极)三面,你有英特尔称之为三栅极晶体管。从FinFET的类型略有不同的氧化物在上边不是栅氧化层,而是氧化领域,所以它不能作为一个门。在这种情况下,门只活跃在左右,不是最高,所以它不是一个三栅极。
因为这两种配置有多个盖茨(从设备的角度来看设计师),你也遇到这个名字MuGFET。“多个”描述有点误导,但是它真的只指这一事实通常是一个栅电极发生在多个表面采取行动。在大多数情况下,它仍然是只有一个门从电路设计的角度来看。术语MuGFET似乎更一般适用于任何晶体管有这多界面性质(FinFET的)。
然而,想象的栅电极不环绕鳍。相反,假设它刚从左边方法,只影响左边,像海浪溅与鳍,然后冻结。好吧,现在你可以做同样的事情用一个单独的电极从右边——就像原始的,除了没有金属顶部的左右。现在你有两个独立的大门。(…)
通常两个门被称为左派和右派,但随着前门和后门。(另一个心理旋转90°。这使得无功能差异。实际上……这不是真的…但我得到超前了。)
但是我们必须小心在谈到多个独立的大门。就像一个平面晶体管,FinFET可以有几个门系列,这通道不进行除非所有门。但是前面/后门的概念是不同的。而不是两个盖茨影响两个通道的不同部分,现在你有两个盖茨影响相同的通道的一部分。典型的使用方式是盖茨的(通常是前面一个)作为开/关开关,当偏压其他门调整VT。
还可以使用多个鳍片平行增加驱动力量,你可以配置多个源的设备和下水道。所有这些会导致设备看起来更像一条比晶体管华夫饼干。
只要记住,电路设计(不是一个晶体管设计师),三栅极是一门和开口三栅极晶体管盖茨比。是的,令人困惑。
FD-SOI与FinFET
当然,FD-SOI仍是一个选项,如果这一切听起来有点势不可挡。事实上,好像急于这些很酷,性感,翅片的生物,SOI的人后面大喊一声:“哟,等待,不要忘记我们!”
所以,首先,它是一个非此即彼的选择吗?不一定。霍雷肖门德斯,SOI联盟,认为FinFETs可能占据的最高性能是必要的。他认为FD-SOI更多的竞争者的移动应用程序,像“G”或“LP”技术的版本。
他还看到或者看到FD-SOI是在玩20海里节点,与FinFETS 14纳米节点。他不是唯一一个这样一个观点——台积电老研发副总裁,商毅蒋介石,在讨论上月台积电的年度技术研讨会,也寻找FinFETs below-20-nm空间,说,台积电可以使设备,但是他们还没有准备好完整的电路。很明显,这与英特尔所有更改的准备使用FinFETs现在或多或少(在今年下半年航运)在22 nm节点制程。
我们有一些事情需要解决。首先,权衡FD-SOI和FinFETs之间是什么?第二,由于FinFETs如此不同,电路设计人员需要以不同的方式对待他们吗?
让我们先从SOI的问题。从历史上看,SOI的主要问题是成本。虽然成本没有下降,硅的成本上升:FinFETs是复杂的过程。散装的鳍是蚀刻硅——这比通常被创建更大的特性,除了微机电系统世界,MEMS设备大约50倍FinFET而不是那么精确。所以,一旦建立了鳍,奠定了源和排水非常相关,可能需要选择性的新晶体硅外延生长。
底线是,FinFETs是昂贵的,即使基晶片比一个便宜SOI晶片。陪审团仍然是哪一个最终会降低整体成本,尽管英特尔声称FD-SOI成本增加了约10%,而他们三栅极技术只会增加2 - 3%。
据蒋先生,你可以做更多的应变工程FinFETs比你可以针对fd - soi台积电的设备——这是一个主要的决定因素的选择FinFET的主要推力。
应变包括改善电子或空穴迁移率通过添加硅晶格应力。迫使晶格稍微开放提高电子迁移率,因为他们有更多的空间;压缩它稍微帮助空穴迁移率,因为它快吐的洞,就像你可能西瓜种子。
事实上,门德斯说,FD-SOI目前使用没有应力层,,而应变工程可以添加初始部署会。
FD-SOI的另一个优势,因为除了英特尔,是它将早于FinFETs。
新考虑FinFETs
考虑到有些人会选择FinFETs,不同的电路设计人员可能不得不做什么?这只是另一个晶体管,所有的幻想3-D-ness提取出吗?
在大多数情况下,是的,如果你使用晶体管一门连接。它只是一个晶体管。与一些警告。
最令人惊讶的变化是这一事实现在取向问题。当你实现一个平面晶体管,不管哪个方向它面临着:你总是与硅面顶部,所以你总是处理相同的晶面。现在当你使用,然而,这取决于哪个方向面临的晶体管。不同的方向将暴露晶面不同,相应的不同的行为。
这可能是有用的:有一个方向,将改善PMOS性能不改变NMOS的行为。让你更好地平衡P和N设备。
坚硬的电路中使用应变FinFETs允许也可以添加一些复杂性。老产品营销经理里克博尔赫斯Synopsys对此的硅工程集团(即。TCAD)说,根据他们所看到的非常紧凑的电路和SRAM的细胞一样,强调在一个晶体管的影响的范围不再局限于一个晶体管:集群的晶体管都互相影响。所以紧凑的模型可能需要被改变,以反映这一点,和模拟需要考虑接近。
最后,有一个主要的考虑,将会影响到任何一种晶体管密度,并没什么新:延续和强化的老妖怪,变异。
首先,我们认为引入掺杂物本质上喷涂(松散发言)统一的云的材料均匀沉积。但事实并非如此。就像宇宙是块状,掺杂剂分布。我们说的十几个原子掺杂剂在每个晶体管,所以不同的晶体管将有不同的数字,他们会因此表现明显不同。
氧化/硅界面是另一个关键领域。我们想的氧化硅表面完全符合,但事实并非如此。空洞和缺陷影响设备的行为,将有助于晶体管之间的变化。
所以比赛。当前赔率三栅极FinFETs英特尔第一,其次是FD-SOIC FinFETs-for-the-commoner紧随其后。但是,鉴于英特尔最近的刺激,谁知道这些计划将如何上演?
一旦也说了,该做的也做了,将FD-SOIC FinFETs满足不同的主流需求?还是其中一个被专业领域?它实在是太过早。
有一个主要的大容量生产商制造数十亿FinFETs每个芯片肯定会给技术优势。是否,边缘与他人共享仍有待观察。
(图片由英特尔公司(Intel corp .))
9的想法“接吻或谩骂表亲吗?”