EEJournal

专题文章
现在就订阅

驯服IP互连测试

军方已处理这个多年。和急救人员遭到了9/11的问题。

你有一个本地化的实体——一个警察局,一个排,红十字会的人在前线,它内部的沟通方式。但当它与另一组工作,消防部门或警察从另一个城市或者一个排的另一分支服务——突然他们必须找出如何修补这些东西自己正常工作为一个整体,得到消息从一个到另一个没有任何它迷失在混乱的边界。

这几乎是SoC设计来。(对不起,如果过渡太突兀…需要澄清的是,我们不会被描述的英勇事迹的实例;不会有爆炸。)你有这些的电路称为IP,在他们的天,芯片本身。是这样,他们会放下板上,和所有的针将访问,JTAG和探测范围,你可以自行处理每一个。

但这是不再如此。每一条知识产权有其信号深埋在一个密不透风的硅泥沼。如果它是良好的IP,它将被彻底验证所有可能的参数化排列。如果它是伟大的IP,它可能有内置的测试结构,可以配置和通过测试访问端口。

每一块IP可以拥有这一切。这是一件好事,如果他们做的。当然他们都是不同的,所以你必须手动连接并将它们合并为一个整体。这是件费时费力的苦事。这似乎不再是那么好。这是相当多的,今天的事情。

这里的问题不是很多关于测试。内置专用测试序列之间的块(例如,阿拉伯学者)和高级策略测试压缩计划,有足够的能力为实际运行测试,和每一块IP可以很好地处理自己的测试,谢谢。问题是,而初始化和配置之一。

也是一个调试的问题:如果你坐在JTAG端口试图得到一些数据(是的,我知道,JTAG应该是只对板测试,但它有重载与其他东西),那么你需要为你的SoC-level信号,可能通过几个层次的水平,下到IP块你想要探索的内容。要么对你很难,或者一个设计师做了一些努力工作为了方便你做的。不管怎样,对于某人来说是很困难的。

IP是出了名的难以标准化。知识产权的商业模式是难以得到正确;它仍然严重依赖保护内容的内部那些黑匣子。因此,大部分发生在IP块甚至还没有公布,更标准化。但是最近的IEEE P1687工作(它仍然是一个“P”;没有官方的)坏了一些专有的趋势提供共性的边界的IP访问测试/调试和配置。

标准的非正式称为IJTAG。注意:这是一个“我”。这不是苹果的律师可能会。(幸运的是,这不是一个尝试新潮,喜欢我以前喜欢的餐厅,更名为“iRestaurant,”我翻译,“iWontEatThere”)。它所代表的“内部”,尽管它可以代表“乐器”,因为,在它的世界,每一个IP被称为“乐器”。

我们的想法是有一个标准的方式来描述所需的结构和序列的访问每个仪器实现各种操作。一个文件中定义的结构是通过新的仪器连接语言(ICL)。认为它是BSDL都长大了。通过TCL-like访问序列描述过程描述语言(PDL)在一个单独的文件中。

每一块IP ICL文件和一个自由人民党的文件。前者描述了可用的别针和寄存器的访问。没有内部的IP -甚至测试电路明确透露,所以没有暴露敏感信息。然后PDL文件描述了如何处理接口——寄存器写什么样的价值观,例如,做不同的事情。初始化序列和测试模式等将这里描述。

这一切看起来都很好,但每一块的IP被埋在层的层次结构。在每一层,设计师可能需要提供一个ICL描述描述层次结构是如何相互关联的(也许另一组寄存器的边界,例如)。与此同时,自由人民党描述变得越来越深埋,这成为一个指令执行问题的如何定位数据流1和0,在顶层和必须把指令和数据在正确的地方下面的许多层面。

这就是自动化成为一个明显的必备为了管理这个问题以一种有意义的方式。第一个这样的工具的槽似乎是导师的Tessent IJTAG,他们ITC公告今年。有三件事Tessent IJTAG工具,其中两个是可用的今天,另定于2013年第一季度。

第一个功能是允许IP提供商来验证其ICL和PDL文件。这是通过自动创建testbenches验证PDL ICL和验证自由人民党和对电路Verilog ICL是类似于schematic-vs-layout比较。登记你所描述的ICL: Verilog描述设计的同意吗?结果是一个级别的认证,IP供应商可以特性作为SoC设计人员受益。

第二个功能产生直接的SoC设计。它得到整个问题的IP被埋在成堆的层次结构。Tessent IJTAG能够“gdp8 %”ICL和PDL文件有效地推动他们层次结构和“诠释”在每个级别在其他项目的背景下,一直到顶端。通过这个过程,命令用于不同的IP块可以合并和优化允许设置进行最小时钟周期。

在顶层,所需的信号也可以翻译成任何格式熟悉驾驶设备可能——自动测试或实验室设备。

最后,第三功能,定于明年初,允许实际插入测试结构的设计。这是一个测试网络合成能力基于定义的网络设计师,而自动检测兼容的“工具”设计和适应广泛的访问不同的IP可能使用的方法。

总之,它应该让你更容易带来成百上千的IP碎片在一起,使它们都与测试或调试设备通过一个公共网络,即使保留设计的安全性和最小扰动IP供应商的能力来区分他们的产品。

更多信息:

导师Tessent IJTAG

一个想法“驯服IP互连测试”

留下一个回复

有特色的博客
2023年6月7日,
我们解释半导体设计师如何创建可靠、安全,安全的航空航天设计利用IP从汽车芯片设计和标准。邮局为什么航空半导体设计师正在从他们的汽车朋友第一次出现在新的一页Horizo……
2023年6月6日
在今年的DesignCon,元举行会议的˜PowerTree-Based生产分析,相关性,并为先生/ AR系统验收。提出的“Kundan集和优雅于元,他们谈论电源完整性(PI)使用Sigrity极光和电源完整性分析这样的工具……
2023年6月2日
我刚听到的东西真的给了我一定的思考时间,死亡的事实,每个人都经历两种形式(如果让我选择,我宁愿没有经验甚至)....

有特色的视频

左移位与权力模拟使用真实的工作负载

Synopsys对此

增加软件的内容和更大的芯片要求pre-silicon权力对于现实生活中的工作负载。Synopsys对此资料、分析和模拟签收权力步骤来识别和分析硅的有趣的刺激秒运行时进行了讨论。

了解更多关于Synopsys对此“节能soc的解决方案

了纸

EC解决技术简单

节奏设计系统

的节奏®摄氏™EC解决支持电子系统设计师最具挑战性的热管理/电子冷却问题迅速和准确。利用强大的计算引擎和网格技术,设计者可以模型和分析流体流动和传热的即使是最复杂的电子系统,确保电子冷却系统是可靠的。

点击阅读更多

以注入式教学法亚博里的电子竞技

NEUTRIK®FIBERFOX
光纤技术指数增长在过去几年。今天,光纤技术是发现在全球越来越多的不同应用程序。注入式教学法在这节课中,阿米莉亚道尔顿亚博里的电子竞技和大卫Kuklinski NEUTRIK®探索一种革命性的新光纤技术称为FIBERFOX。我们仔细看看FIBERFOX所带来的好处,为什么FIBERFOX扩束技术使它不同于任何其它光纤技术在当今市场上,如何使用FIBERFOX在你的下一个设计。
2022年9月1日
32779的浏览量
Baidu