EEJournal

编辑的博客
现在就订阅

20海里测试改进

ITC通常是EDA公司宣布他们的时候最酷的焦虑毫无进步。而导师宣布他们IJTAG支持Synopsys对此其议程主要集中在20海里节点周围的问题。每个节点有其特定的失效模式,测试需要添加或重新捕捉这些失败。

的两个进步他们宣布涉及记忆和多核;我们将带他们。

他们第一次宣布改变他们的明星记忆系统,添加和删除的层次结构。取得了他们的记忆测试分层的体系结构,顶部有一个短信服务器连接到一个或多个链SMS处理器。每个处理器处理若干单独的内存块。缓存和其他高速内存与高端核心也可以映射到一个测试总线,由短信的处理器。

层次结构是带走的内存块的包装。无论哪一类型的记忆,有一个包装器接口SMS处理器。但真正的包装器添加一个水平的层次结构,这可以用约束等造成严重破坏。他们所做的就是包装器保持在同一层次级内存。这使得它比一个包装器的垫片。

在多核方面的事情,他们已经共享的别针,允许多核的并行测试。每个核心都有自己的内部测试压缩,如果所有的核心是相同的,那么容易可以创建一组模式,所有核心同时可以测试。如果核心不相同(但类似),然后生成处理的一个核心,然后去其他核心看到是什么意外地覆盖着已经创建的向量;它可以创建辅助向量补丁其他覆盖漏洞。这些额外的向量将没有影响核心已经完全覆盖。

当然,这就提出了一个问题,如果你是并行测试这些都和一个失败,你将如何知道哪一个?他们有一个以上的输出,通过查看输出的模式,他们可以积极ID的问题在哪里。

这种共享的测试针(注意,不是多路复用技术的别针,字面上共享)减少了测试时间和所需的别针。

这是一些他们宣布的重点;你可以找到他们释放

留下一个回复

有特色的博客
2023年6月9日
在这个知识辅助的博客,让我们谈谈基于开关电容电路的仿真和capacitance-to-voltage(式C2V)转换器使用各种可用分析下拍摄使用幽灵射频牛顿法。这个博客是描述的视频……
2023年6月8日
学习我们的EDA工具加速5 g SoC设计客户Viettel 5 g基站芯片设计和驱动5 g推出在越南。后客户关注的焦点:Viettel加速其前5 g SoC设计Synopsys对此ASIP设计第一次出现在新H……
2023年6月2日
我刚听到的东西真的给了我一定的思考时间,死亡的事实,每个人都经历两种形式(如果让我选择,我宁愿没有经验甚至)....

有特色的视频

左移位与权力模拟使用真实的工作负载

Synopsys对此

增加软件的内容和更大的芯片要求pre-silicon权力对于现实生活中的工作负载。Synopsys对此资料、分析和模拟签收权力步骤来识别和分析硅的有趣的刺激秒运行时进行了讨论。

了解更多关于Synopsys对此“节能soc的解决方案

了纸

EC解决技术简单

节奏设计系统

的节奏®摄氏™EC解决支持电子系统设计师最具挑战性的热管理/电子冷却问题迅速和准确。利用强大的计算引擎和网格技术,设计者可以模型和分析流体流动和传热的即使是最复杂的电子系统,确保电子冷却系统是可靠的。

点击阅读更多

以注入式教学法亚博里的电子竞技

高电压可叠起堆放的双阶段持续时间控制器——微芯片和捕鼠动物
注入式教学法在这节课中,克里斯·罗马诺亚博里的电子竞技从微芯片和阿米莉亚道尔顿讨论什么,在哪里,以及如何微芯片的高压可叠起堆放的双阶段持续时间控制器。他们调查的叠加功能MIC2132控制器,这些控制器如何与市场上其他的解决方案,以及如何利用这些解决方案在您的下一个设计。
2023年5月22日,
2513的浏览量
Baidu