还记得当你是个孩子的时候,玩积木吗?你可以建造吨的东西——也许。这取决于设备的大小。因为更大的包有更多的品种。

如果你只有普通的矩形块,你可以建造很多的墙壁和直线上涨,也许pyramidy一些东西——在某种程度上。实际上,这是一件事你不能建立起来:一个点。但是,一切有一个相当好的矩形外观。

如果你真的想提高你的选项,你需要额外的广场,小不点,然后也许一些专门的圆形角飞檐和节日饰品。(当然,他们都带走和创建包非常适合只有一件事,但是我们不会担心)。

点,它的伟大发明一个矩形块,显示你能做什么,但是你打你的跨步时你可以填写选择为了使更广泛的大厦。

在上个月IEDM英特尔展示了这一步。有证明FinFET的处理器下一步,他们使事情不是处理器。,是一个相对较新的要求。

曾经有一段时间当你建立逻辑逻辑过程和模拟的模拟过程和记忆在记忆过程和权力做高压的过程。问题是,现在每个人都想混合和匹配所有这些东西在一个单片SoC。所以之前的逻辑与其他乐高乐高现在必须补充形状,使所有的东西需要挤在一块硅。

我们处理这一段时间,现在的区别是,在22纳米,英特尔从平面晶体管FinFETs——但只有标准的矩形(打个比方——是的,鳍triangularish仍比矩形截面)。所以今年他们填写其余的装备所需的其他必要创建一个完整的SoC。工具包包括六个不同的集合在三个家庭FinFET选项:

——高速逻辑

• 高性能(HP)
• 标准性能(SP)

——低功耗逻辑

• 低功率(LP)
• 超低功耗(ULP)

——高压

• 1.8 V
• 3.3 V

这些人之间的差异主要是简单,尽管一些正在发生的事情是有点模糊。高速设备都有90海里门球场;门的长度,变化:30 nm惠普,SP 34海里。

搬到低功耗设备的时候,不太清楚具体什么变化。他们花一些时间谈论为低功率FinFET架构有多好,但这不是有益的,他们也使用该架构高速的东西。我怀疑的一大线索是注意使用消耗殆尽的鳍(给出建议,在某些情况下,鳍被掺杂…也许这是众所周知的,我错过了备忘录…)。他们也提到结工程以减少泄漏。

结果是,同样的90 nm沥青/ 34-nm登机口长度,我_dsat从0.71到0.41 mA /µm和我_从从0.59到0.37 mA /µm。移动门投出108海里远,40纳米栅极长度,得到超低功耗设备(和我_dsat0.35 mA /µm和我_从0.33 mA /µm)。他们说,他们从这些低功耗设备的性能是增加了50% 32 nm平面设备和为这些操作条件是日期的记录。

然后我们进入高压领域。好,平心而论,这是高压遗留互操作,而不是驾驶杆上的变压器外你的办公室。1.8 - v设备可用于1.5 - 1.8,和3.3 - v操作;3.3 - v为3.3 - - - > 5 v操作设备(不指定一个上限…而我们假设这不是为500 v设备…这可能是有趣的尝试…一旦…[如果是在别人的预算…)。

他们使用不同的栅氧化层这些家伙——”组合高?氧化物”,看看他们的横截面照片很清楚,介质是厚的比他们的逻辑的兄弟姐妹。几何的变化:门距至少180海里1.8 - v为3.3 - v设备设备和450海里。门的长度将80 nm和280 nm,分别。他们说,他们也取得了更好的驱动电流50%这些比32纳米设备。

互连,他们声称提供8 - 11层使用低?和超低- ?carbon-doped氧化物电介质,但他们在图2 - 6 1 x沥青层,1.4 x沥青层,2层2 x 2 3 x层,1 4 x顶层。使用我的算术,放弃12…金属1是不同的,它需要double-patterning;没有其他层。顶层也不同,因为,除了路由全球力量和地面,它用于螺旋电感,明显比其他的更厚。

他们还添加了一个MIMCAP:这似乎是一个电容器,不扩散,但使用两个相邻的金属层——metal-insulator-metal (MIM)。这提供一个电容器,他们说可以装在更高的密度。是的,他们有固定的扩散和手指电容器,声称他们的精密电阻变化小于15%。模拟骑手。

最后,他们选择了SRAM的细胞,包括高密度/低漏电流(HDC)细胞,低功耗(LVC)的细胞,和广泛的高性能电池的记忆。他们也有同步和异步双端口的细胞。

,几乎充满了乐高集。我的头顶,只有DRAM细胞丢失,我听到很多人希望他们可能包括他们出类拔萃。就像你不会找到氮化镓或碳化硅功率晶体管在那里。

当然,英特尔已经FinFET在其他人之前,所以它不像你们中的很多人将使用这些特定的设备设计。除非你设计英特尔。对于其他人,它是关于构建soc像乐高积木一样有用。

• 
• 
• 
• 
•