我们注意到最近急于FinFETs中的发生轻微的犹豫。有些人正在扩展的另一个看FD-SOI作为一种平面技术以一种更有效的方式比FinFETs承诺。
但还有更多比FD-SOI平面。一些时间回来我们还调查了一个新的方法平面晶体管被新来的先驱SuVolta。当时,我们的重点是基本晶体管应该如何工作和任何证据点存在,很少。
事情是这样的,当你是一个小创业公司没有自己的工厂提出一个新的晶体管,您需要获得至少一个工厂来证明你是可行的,这样其他工厂还将你。这一过程往往是有点,隐形,所以每个人都想知道发生了什么。
事实上,填补真空,今年夏天我有一个讨论,有人告诉我,每一个工厂评估SuVolta科技已经退出了程序,表明事情没有顺利。这是大约一个星期之前,我听到了从SuVolta直接对他们的进步。SuVolta的更新直接反驳这样的谣言(我问点空白,他们否认了这些谣言点空白)。
此时,不仅SuVolta说他们自己进入,但是胳膊和富士通这么说。这些不是无关紧要的名字,他们增加可信度。诚然,我不把很多股票通常在新闻稿”公司报价”,但这些都是超过报价;他们的合作。
让我们先看看最近的证据指出,然后从那里进入not-inconsequential问题:一个设计师可以使用这项技术如何?
好了
最新数据表明进展进来两个步骤。首先是宣布一个皮质的实现M0核心使用SuVolta deeply-depleted频道(DDC)晶体管在65 nm流程节点。在这之前,所有证明点已经从测试电路;这是第一个“真正的”电路亮相。
主要包括DDC故事是较低的权力,但也可以表达为性能的故事。他们实现的核心是:
- 低50%比non-DDC实现如果速度保持不变。这样做是通过减少了1.2 V电源电压0.9 V。
- 比non-DDC版本快35%,如果权力一直是一样的。这发生在V(电路)DD= 1.1 V。
- 比non-DDC版本快55%如果电压保持在原来的1.2 V。当然,这将消耗更多的权力比原来的。
这些都是简单的数字,所以从表面上看,这可能是相当有吸引力。
另一件事他们证明在同一电路能够降低SRAM提供150 mV更多空间VDD。换句话说,电压较低(因此更低的功率),SRAM细胞仍能保持其状态。
几周后,富士通,领导过程集成,宣布在批量生产一个图像处理器上使用DDC晶体管55-nm过程。和联华电子已经暗示,该公司正在进行一项28版本的DDC晶体管。
这表明从完善节点使用更激进的。当然,它可以规模仍将是一个问题,嗯,我要说的猜想。对我们来说,无论如何。据推测,SuVolta公司更具体的信息,但是反对者会点名,所以我们将离开这是否可以去14纳米甚至低于10纳米。
所以我做什么?
假设这事是真实的,它在这里。你如何访问技术?简单的回答是一个词:“库。“但是有更多的环绕。
有许多选项来处理这些晶体管。我们见过,你可以拨号或多或少的权力和或多或少的表现,所以你如何调整一个新的电路将取决于你想要什么。back-biasing添加另一个变量的可能性和可能的并发症。
所以SuVolta公司“营销”定义了两种不同的方法。我把市场放在引号而不是嘲笑的东西(可能是在其他上下文),而是澄清这些并不特定项目或产品,而是思考-和简化的方法如何涉足,DDC水域。
最简单的事情你可以做的是老晶体管,DDC的直接交换。你可以做这只与现有的平面晶体管——不要试图混合与FinFETs监护设备。SuVolta DesignBoost调用这个方法。
我们的想法是,你把严管晶体管,代之以DDC晶体管。这将是相当繁琐的手工方法,当然;这是可以做到的简单地通过引用DDC库以及重新运行该工具流。在合成新的布局,工具将在DDC晶体管需要满足/性能约束的力量。
注意,您不需要去回到RTL如果你不想;你也可以取代在GDS层面,尽管我猜一些自定义脚本将要求处理。如果在现有的布局,没有重新布局,包括DDC晶体管的含义必须符合(或至少没有比)的足迹晶体管取代。
现在,如果你看看ARM数据呈现,它说,保持相同的电压提高性能和功率。所以你可能会得出结论(如我最初)DesignBoost会因此导致更高性能,高功率电路(因为它仍然运行在相同的电压)。你就大错特错了(我)。
这是如何工作的呢?情况是这样的:在这个过程中启动,他们设计了匹配的基本晶体管驱动力量将取代现有的晶体管,而不需要反偏压。所以从一个活跃的电路的角度来看,不应该有区别。同样的性能,同样的权力。
但与监护系统,驱动电流可以达到更高的VT。这意味着更少的泄漏。所以DesignBoost的好处是减少静态泄漏功率不改变活动的行为。这应该允许容易替换旧版本的电路与监护系统版本(假设所有资格证明的其他方面)。
你是做什么工作的,如果想超越DesignBoost可以提供什么?的其他程序叫做PowerShrink。这就是你在混乱和更多的设计优化电路使用DDC晶体管。再一次,这都是为了给工具,DDC库拉,但你也可以开放的范围变化。
与增加的可能性(或要求,在保利盖茨)back-biasing,您还需要,例如,提供好水龙头。如果你想偏见一些晶体管不同于其他人,那么你就有多个域很好。
这些可以首先通过添加过程管理规则,指定油井开发需求(如他们需要间距)。然后,特别是对多个域的情况下,反偏压的平面布置图必须指定哪些晶体管领域。但是请注意,这些任务不是独特的监护;他们将适用于任何电路或技术采用偏置。
那么,一个重要的结论是,没有新的EDA技术是需要做所有这些东西。现有的流动应该工作的很好。
所以在平面是回收一些街头信誉,SuVolta方法提供了另一种选择对于那些不需要的性能FinFET谁更喜欢2 d晶体管的低成本和复杂性几个流程节点。
更多信息:
图片:罗伯特·韦伯的斯特拉的软件
你怎么看SuVolta的结果吗?