随着SoC设计急剧增长的规模和范围,所以所需的努力来验证。很大一部分是什么让如此巨大的设计可能是IP的使用,特别是对复杂的协议。所以,IP需要验证的SoC。

但是,尽管IP设计提高了抽象层次,落后的验证。Synopsys对此认为,即使只是设计的复杂性,现在可能推高了验证负担极大由于现在场景数在过去的20倍。

两个最大的挑战是显而易见的:它需要运行的时间所有的验证和调试中发现的任何问题的能力。

性能是阻碍首先由纯粹的VIP运行代码的行数,Synopsys对此将超过300万。但使事情更糟的是,不同的IP块可能验证模型,使用不同的语言或基类,因此有缝合到设计与包装或垫圈。这些会降低性能。

从调试的角度来看,即使我们有更高的抽象设计,大多数调试工具运行在低水平,这样所有的抽象。

Synopsys对此是解决这几个主要版本。首先是他们称之为他们的发现VIP平台。的想法是,使用一个新的底层架构和all-SystemVerilog方法,所有的碎片可以缝在一起,而不需要任何干预适应比特。他们支持三个主要的验证方法,VMM, UVM, OVM技术;编译时开关让你选择编译哪个基类。

他们声称他们得到4 x验证性能从中受益。

从调试的角度来看,他们还宣布协议分析仪、高级仿真结果查看器,需要一个详细的仿真结果日志和礼物的方式反映了特定的语境和语义的IP。而不只是看到网络流量比特,例如,你可以看到他们作为包甚至跟踪独立流动。他们已经宣布,他们将与SpringSoft工具也是威尔第调试器。

你可以找到更多的细节发现贵宾和SpringSoft威尔第协作释放…

• 
• 
• 
• 
•