- 相关论文涵盖工业级硅基量子比特的高效表征流程
- 特邀论文报告低温紧凑模型路径的突破
旧金山- 2022年12月8日- CEA-Leti在IEDM 2022上发表了三篇论文，详细介绍了其在使用基于si的量子比特器件和FDSOI技术的量子计算方面的最新进展和未来挑战。一次全体会议介绍了利用硅技术实现可扩展量子计算机的途径。一篇受邀论文介绍了CEA-Leti在开发低温FDSOI冷冻电子学方面的建模方法，第三篇投稿论文分享了该研究所在开发一种在大范围内至超低温下执行电气特性的策略方面的成功
论文1“利用硅基VLSI技术实现全容错量子计算”
在12月5日的全体会议上，CEA-Leti的量子硬件项目主管Maud Vinet展示了CEA-Leti和CNRS的演示，FDSOI技术利用超大规模集成(VLSI)制造和设计技术实现了完全容错的量子计算。她呼吁电气工程师与物理学家合作，将这些演示变成实用的机器。
Vinet现在担任CEA和法国国家科学研究中心(CNRS)最近的量子分公司Siquance的首席执行官，他说量子技术“发起一场计算革命，触及未知的计算领域”的承诺仍然是一个遥远的目标，部分原因是“通往完全容错量子计算的道路尚未铺平”。例如，“如果我们能够拥有大量高质量的物理量子比特以及有效的量子纠错方案”，量子技术在化学和能源领域改变生活的应用就可以实现。
该论文报告称，潜在的“改变生活”的应用程序是遥不可及的，因为支持它们所需的量子算法需要超过100个完美的量子比特，通常需要围绕数百万次操作运行。“为了提供准确的结果，这要求精度低于106这远远低于迄今为止用于构建量子比特的任何物理系统的精度。因此，量子纠错被引入，将模拟量子计算转变为数字量子体系。”
屏蔽固有量子噪声对实现量子计算机的全部计算能力至关重要。量子纠错(QEC)集成到量子计算中，导致了容错量子计算(FTQC)框架的发展，这是开发通用、大规模量子计算机的关键。目前，拓扑量子码，如表面码或三角形色码，是FTQC很有前途的候选者。”将QEC集成到实际系统中还需要克服几个挑战。
Vinet说，完全容错计算可以实现假设量子位是完美的算法，并意味着这些“完美的量子位，也称为逻辑量子位，将由更多的物理量子位组成，以实现量子纠错。”
她说，在这些首次科学演示之后，现在需要电气工程师和物理学家共同努力，将这些演示转化为实用的机器。
Vinet解释说:“构建合作需要努力建立具有共同词汇的综合性多学科团队。“首先，可以确定一组共享规范，并决定哪些信息与彼此共享相关，以及如何共享。”
论文总结说，硅量子比特被视为大规模量子计算的有力竞争者，可以实现创建改变生活的应用所需的算法。学术研究也为需要克服的相关挑战提供了见解。“但现在是时候让限制更多、用途更少、但质量更高、产量更高、可重复性更高的超大规模集成电路技术来解决这些问题并提供解决方案了。”
“带有后门的FDSOI技术提供了一种方法，一方面将电荷从量子位的接口中移开，另一方面在低温下使控制电子器件中晶体管的Vt重新集中。因此，设计和制造高性能芯片上量子系统是一个独特的选择，(和)CEA-Leti, CEA-IRIG, CNRS研究所Néel及其衍生产品Siquance正在利用这些FDSOI能力来推动VLSI技术中的量子计算最先进技术。”
当全容错量子计算成为可能时，整个行业的估计价值创造接近10亿美元。
第2篇论文。工业级硅基量子比特器件高效表征流程的方法学
为了解决微电子行业在低温量子限制的实际运行状态下缺乏深入的晶圆级表征过程的问题，CEA-Leti科学家在IEDM 2022上提出了一个系统的三步表征协议，以有效地获得关于量子比特器件的知识，在300K和1K下利用高达300mm的自动探测器。
该论文报告称:“由于需要一个表征工作流来评估低温下正确的设备操作，以及相关的质量和可变性指标，正在进行的扩大固态自旋量子比特的努力受到了阻碍。”“我们在这里介绍了我们的量子比特器件的快速表征方法，并介绍了300K和1K量子比特阵列结构的晶圆级(WL)测量。类似晶体管的度量和材料表征为工艺集成提供反馈。它们必须通过1K的WL测量来丰富，这些测量包含了量子点中电子约束的特定信息。因此，在继续mK表征之前，它们对于工艺评估以及设备筛选至关重要。”
在量子计算的竞争中，研究人员正在追求各种旨在提高量子比特质量和数量的平台。其中，硅自旋量子比特因其较长的电子自旋相干时间以及微电子工业技术在扩大规模和与经典电子学协整方面的潜在好处而脱颖而出。
“但研究人员在量子限制(低温)的实际运行状态下，对设备没有深入的、晶圆级的表征过程。这种能力对于改进量子比特性能的过程和布局优化至关重要，”p . a .说。Mortemousque是该论文的作者之一。
三步表征方案包括:
- 300K“类似晶体管”的指标信息的材料质量和工艺可变性，
- 1K量子点在多电子状态下的度量
- 在少电子状态下的100mK量子位度量。
该团队比较了300mm晶圆上自旋量子比特器件的300K和1K指标，代表了多量子比特器件的不同技术选择，以支持这三个步骤的必要性和兴趣。
Mortemousque说:“这项工作首次使用了晶圆级量子点指标来评估我们的技术。”
第3号论文，邀请
用于cryoCMOS电子器件的FDSOI:面向紧凑模型的器件表征
CEA-Leti在IEDM 2022上报告称，它已经制定了一种在大范围内直到超低温下进行电气表征的策略，以及电气表征方法，如DC、RF、超快速测量和高统计。
该策略已应用于FDSOI晶体管，证明了该技术在低温应用中的高而独特的潜力。广泛的分析模型也被开发出来，这是迈向完整低温紧凑模型的第一步，很快设计师就可以在工业平台(即28nm FDSOI)上优化他们的电路。
受邀论文的第一作者Mikael Cassé说:“这项工作使我们能够非常全面地了解超低温下的FDSOI晶体管行为，这应该会导致低温紧凑建模的突破。”“这种方法已经允许我们优化FDSOI低温电路的设计，大多数结果可以很容易地扩展到其他先进技术，包括finfet。”
这篇论文报道了广泛的低温应用，如空间、高性能计算和高能物理，已经推动了CMOS技术性能到低温温度的研究。
“最近，量子计算重新引起了人们对冷冻电子学的兴趣，需要在量子位附近读取和控制电子器件，将mosfet的工作温度推向4.2 K甚至更低。除了由于低温而获得的主要电性能之外，低温还有利于出现可能影响晶体管工作的新物理现象。”
设计人员使用紧凑的模型来构思特定技术下的电路。CEA-Leti的紧凑模型，具体到每种CMOS技术，确保电路将完全按照设计师的要求运行。如果没有紧凑的模型，设计人员就必须考虑裕度，并根据晶体管的尺寸、极化和其他在实际制造电路之前无法通过模拟检查的因素做出选择。
冷冻电子学的潜在应用超出了量子计算领域。例如，高性能计算可以利用低温技术的进步来提高处理器在20K-77K范围内运行时的性能。用于空间应用、高能物理实验和其他用途的低温传感器电子学也可以从改进的低温电子学中受益。
关于CEA-Leti
CEA- leti是CEA的技术研究机构，是小型化技术的全球领导者，为工业提供智能、节能和安全的解决方案。CEA-Leti成立于1967年，是微纳米技术的先驱，为全球公司、中小企业和初创公司量身定制差异化应用解决方案。CEA-Leti应对医疗保健、能源和数字移民方面的重大挑战。从传感器到数据处理和计算解决方案，CEA-Leti的多学科团队提供扎实的专业知识，利用世界一流的工业化前设施。拥有员工1900余人，专利组合3100项，11000平方。该研究所的总部设在法国格勒诺布尔，在硅谷和东京设有办事处。CEA-Leti已经启动了70家初创公司，是卡诺研究所网络的成员之一。跟着我们www.leti-cea.com和@CEA_Leti。
技术专长
CEA在将科学知识和创新从研究转向工业方面发挥着关键作用。这种高水平的技术研究特别是在电子和集成系统中进行，从微尺度到纳米尺度。它在运输、健康、安全和电信领域有广泛的工业应用，有助于创造高质量和有竞争力的产品。
欲了解更多信息:www.cea.fr英语
