我们看到有一天,节奏被咄咄逼人的内存控制器IP从他们的德纳里峰的一面。他们实际上试图创建一个wider-scoped解决方案通过提供PCB包关系与他们的DDR3内存控制器IP。
DDR内存时间仅仅是坚果和板布局是至关重要的。一切都很重要。所以DDR3设计工具包包含内存控制器I / O和IC方案模型、时间/持续时间模型,连接器模型中,内存模型、DIMM拓扑,和电气控制器和内存限制。
虽然关系与他们的DDR3控制器IP,它是模块化足以分离,仍然是使用别人的控制器的IP。
更多的信息在他们的快板新闻稿…